一种适用于三维封装芯片的测试向量重排序方法及系统技术方案

本发明专利技术公开了一种适用于三维封装芯片的测试向量重排序方法及系统，包括以下步骤：获取初始测试序列

【技术实现步骤摘要】
一种适用于三维封装芯片的测试向量重排序方法及系统


[0001]本专利技术涉及集成电路测试领域，具体涉及一种适用于三维封装芯片的测试向量重排序方法及系统
。

技术介绍

[0002]三维堆叠封装的芯片，是由多个芯粒
(chiplet)
，通过硅过孔
(through silicon vias
，
TSV)
连接的方式组装而成
。
突出优势是，可提高芯粒良率，为各芯粒灵活选择制程，降低制造成本
。
由于三维堆叠芯片包含多个芯粒，各芯粒内又集成有多个
IP
核或功能单元；测试时，为缩短单个测试向量的长度，多采用模块化测试方案
。
即每条测试向量只检测指定的待测单元，如部分芯粒或
IP
核；逐个待测单元独立地测试
。
不同待测单元对应的测试向量长度不同，且扫描链路径各异，故测试中需实时调整配置扫描路径
。
[0003]测试向量序列的重排序优化，是提升芯片测试效率
、
降低测试时间的有效途径，目前文献中的重排序方案，都是针对只有一个芯粒的芯片的，而不适合多芯粒组装而成的三维堆叠芯片测试
。
此类芯片测试中需频繁切换扫描路径，因而还需考虑新扫描链的配置时间，及扫描链切换前为移出上一条测试向量的响应而额外追加的一条测试向量；这些都是三维堆叠芯片测试所特有的
。
[0004]常规的三维测试向量序列是按待测单元依序组织的；同一待测单元的所有测试向量一组，按各向量的故障率由高到低排序
。
采用这一测试序列，上一待测单元的所有向量都测试完毕后，才会进入下一待测单元
。
因此，顺序靠后的待测单元中高故障率的测试向量，送入待测芯片的时间点太迟，拉长了大量故障芯片的检出时间
。
这些测试向量应当在测试序列中前移，以提升芯片测试的整体效率
。
然而，将某条高故障率测试向量前移
(
到位置
i)
后，由于该测试向量对应的扫描路径，可能与其新相邻的前后测试向量
(
第
i
‑1和
i+1
条
)
的扫描路径不同；故要在扫描路径即将切换的测试向量之后
(
第
i
‑1和
i
条
)
，紧跟着额外引入一条与之扫描路径相同
、
长度相等的测试向量，以从芯片
TDO
管脚串行移出该前移测试向量的测试响应；同时还增加了一次扫描路径配置操作
。
以上过程都增加了测试时间成本，导致测试效率不高
。

技术实现思路

[0005]本专利技术所要解决的技术问题在于现有技术三维测试向量序列测试时间成本高，测试效率低的问题
。
[0006]本专利技术通过以下技术手段解决上述技术问题的：一种适用于三维封装芯片的测试向量重排序方法，包括以下步骤：
[0007]步骤一：获取初始测试序列
tv0
及各测试向量的故障率；
[0008]步骤二：依所有测试向量故障率，对初始测试序列
tv0
降序排序，生成新测试序列
tv2
；
[0009]步骤三：从新测试序列
tv2
第0个测试向量起，按故障率从高到低逐个累加，直到第
k
‑1个时，累加结果大于累加阈值，则对应的测试向量均为高故障率测试向量，生成高故障率向量列表，
k
是高故障率测试向量数量的初值，若有待测单元所属的高故障率测试向量只有一个，且该高故障率测试向量的故障率排在所有高故障率测试向量的最末四分之一，此高故障率测试向量从高故障率向量列表中删除，记高故障率测试向量实际个数为
N
hfr
；
[0010]步骤四：新建序列
tv
，其最靠前的
N
hfr
个测试向量是上述新测试序列
tv2
中的高故障率测试向量，按降序排列，从初始测试序列
tv0
中删除高故障率测试向量，将初始测试序列
tv0
余下的部分，追加到序列
tv
中，形成初调测试序列，采用初调测试序列进行测试
。
[0011]进一步地，所述步骤一包括：
[0012]通过公式获取初始测试序列
tv0
；
[0013]其中，
tv
i,j
是第
i
个待测单元内按故障率降序排列第
j
大的测试向量，
tv
1,0
是第1待测单元内故障率最高的测试向量；
N
是待测单元数量；
Ltv
i
是第
i
待测单元包含的测试向量数量
。
[0014]进一步地，所述从新测试序列
tv2
第0个测试向量起，按故障率从高到低逐个累加，直到第
k
‑1个时，累加结果大于累加阈值，包括：
[0015]通过公式从新测试序列
tv2
第0个测试向量起，按故障率从高到低逐个累加，直到第
k
‑1个时，累加结果大于累加阈值，其中，
P
i
为第
i
个测试向量的故障率，
P
th
是为划分高故障率测试向量而设置的累加阈值
。
[0016]进一步地，所述适用于三维封装芯片的测试向量重排序方法还包括步骤五，所述步骤五包括：
[0017]步骤
501、
计算初调测试序列对应的测试时间的期望值；
[0018]步骤
502、
将初调测试序列作为新测试序列
tv2
；
[0019]步骤
503、
判断新测试序列
tv2
的第
id
个测试向量
tv2[id]和第
id
‑1个测试向量
tv2[id
‑
1]是否属于同一待测单元，若是，则跳转到步骤
506
，若否，则执行步骤
504
；
[0020]步骤
504、tv2[id
‑
1]属于第
j
待测单元，在新测试序列
tv2
的测试向量
tv2[id+1]和测试向量
tv2[N
hfr
‑
1]之间，查找下一条属于第
j
待测单元的测试向量；若找到测试向量
tv2[i]符合条件，将
tv2[i]前移到
tv2[id]位置
,
使得
tv2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种适用于三维封装芯片的测试向量重排序方法，其特征在于，包括以下步骤：步骤一：获取初始测试序列
tv0
及各测试向量的故障率；步骤二：依所有测试向量故障率，对初始测试序列
tv0
降序排序，生成新测试序列
tv2
；步骤三：从新测试序列
tv2
第0个测试向量起，按故障率从高到低逐个累加，直到第
k
‑1个时，累加结果大于累加阈值，则对应的测试向量均为高故障率测试向量，生成高故障率向量列表，
k
是高故障率测试向量数量的初值，若有待测单元所属的高故障率测试向量只有一个，且该高故障率测试向量的故障率排在所有高故障率测试向量的最末四分之一，此高故障率测试向量从高故障率向量列表中删除，记高故障率测试向量实际个数为
N
hfr
；步骤四：新建序列
tv
，其最靠前的
N
hfr
个测试向量是上述新测试序列
tv2
中的高故障率测试向量，按降序排列，从初始测试序列
tv0
中删除高故障率测试向量，将初始测试序列
tv0
余下的部分，追加到序列
tv
中，形成初调测试序列，采用初调测试序列进行测试
。2.
根据权利要求1所述的一种适用于三维封装芯片的测试向量重排序方法，其特征在于，所述步骤一包括：通过公式获取初始测试序列
tv0
；其中，
tv
i,j
是第
i
个待测单元内按故障率降序排列第
j
大的测试向量，
tv
1,0
是第1待测单元内故障率最高的测试向量；
N
是待测单元数量；
Ltv
i
是第
i
待测单元包含的测试向量数量
。3.
根据权利要求1所述的一种适用于三维封装芯片的测试向量重排序方法，其特征在于，所述从新测试序列
tv2
第0个测试向量起，按故障率从高到低逐个累加，直到第
k
‑1个时，累加结果大于累加阈值，包括：通过公式从新测试序列
tv2
第0个测试向量起，按故障率从高到低逐个累加，直到第
k
‑1个时，累加结果大于累加阈值，其中，
P
i
为第
i
个测试向量的故障率，
P
th
是为划分高故障率测试向量而设置的累加阈值
。4.
根据权利要求1所述的一种适用于三维封装芯片的测试向量重排序方法，其特征在于，还包括步骤五，所述步骤五包括：步骤
501、
计算初调测试序列对应的测试时间的期望值；步骤
502、
将初调测试序列作为新测试序列
tv2
；步骤
503、
判断新测试序列
tv2
的第
id
个测试向量
tv2[id]
和第
id
‑1个测试向量
tv2[id
‑
1]
是否属于同一待测单元，若是，则跳转到步骤
506
，若否，则执行步骤
504
；步骤
504、tv2[id
‑
1]
属于第
j
待测单元，在新测试序列
tv2
的测试向量
tv2[id+1]
和测试向量
tv2[N
hfr
‑
1]
之间，查找下一条属于第
j
待测单元的测试向量；若找到测试向量
tv2[i]
符合条件，将
tv2[i]
前移到
tv2[id]
位置
,
使得
tv2[id
‑
1]
与
tv2[id]
属于同一待测单元，将测试序列中原先的
tv2[id]
～
tv2[i
‑
1]
后移一位；步骤
505、
计算新测试序列
tv2
对应的测试时间的期望值，若其测试时间的期望值相比初调测试序列对应的测试时间的期望值降低，则采纳交换顺序后的步骤
504
生成的序列，并将其作为初调测试序列，否则，将新测试序列
tv2
还原成错位交换前的步骤
501
的初调测试
序列；步骤
506、id+1
，返回步骤
503
继续下一条测试向量的计算，直到第
N
hfr
‑1个测试向量计算完成
。5.
根据权利要求4所述的一种适用于三维封装芯片的测试向量重排序方法，其特征在于，测试时间的期望值
L
exp
的计算过程为：
Q0＝
1,Q
i
＝
(1
‑
P
i
‑1)Q
i
‑1(i
＝1～
N
tv
‑
1)1)L
exp
＝
(1
‑
Y)
·
L
exp,fault
+Y
·
L
pass
其中，
L
exp,fault
是占比为1‑
Y
的故障芯片，检出其有故障所需的时间的期望值，
L
i
为测试序列中第
i
条测试向量的长度，
N
tv
为测试向量的数量，
Q
i
‑1为故障芯片不能被前
i
‑1个测试向量检出的概率，
S
i
为第
i
条测试向量所需的测试时间，为最后一条测试向量的长度，
P
i
‑1为测试序列中第
i
‑1条测试向量的故障率，
T
i
表示第
T
i
个待测单元，第
i
条测试向量属于第
T
i
个待测单元，
L
conf
为配置扫描路径所需的时间，
L
pass
是良率为
Y
的正常芯片的固定测试时间，
Y
为良率
。6.
一种适用于三维封装芯片的测试向量重排序系统，...

【专利技术属性】
技术研发人员：张庆平，詹文法，潘盼，章礼华，吴兆旺，梁琦，陈庆庆，郑江云，蔡雪原，胡心怡，郝凯明，余储贤，
申请(专利权)人：安庆师范大学，
类型：发明
国别省市：