一种制造技术

本申请公开了一种基于

【技术实现步骤摘要】
一种RISC
‑
V的USB控制系统、方法、设备及介质


[0001]本专利技术涉及芯片设计领域，特别涉及一种基于
RISC
‑
V
架构的
USB2.0
控制器系统
、
方法
、
设备及存储介质
。

技术介绍

[0002]在芯片设计领域中，
USB(Universal Serial Bus
，通用串行总线
)
具有接口简单，传输速率高的优点
。
在
ARM
架构的芯片中，
USB
控制器和
PHY(Port Physical Layer
，端口物理层
)
是集成在内部的，用户通过调用上层的函数即可现实
USB
通信
。
集成了
SoC(System on Chip
，片上系统
)
的
FPGA(Field
‑
Programmable Gate Array
，现场可编程门阵列
)
，在
PS(Processing System
，处理系统
)
侧也含有
USB
控制器，通过内部集成的
PHY
或者外接
PHY
芯片，也可以实现
USB
通信
。
但是
ARM
处理器芯片中常见的
USB2.0
接口，在
RISC(Reduced Instruction Set Computer
，精简指令集计算机
)
架构芯片中比较少见
。
由于
USB
的控制器和
PHY
设计复杂，以及非开源性，单独购买
USB
控制器和
PHY
的
IP
费用又比较贵
。
因此针对
RISC
‑
V
架构芯片设计中，
USB
控制器
IP(USBIP
是用于将
Linux
系统上所识别到的
USB
设备通过以太网共享出来的一个工具，可以使得
USB
外接设备可以跨电脑或跨服务器进行访问
)
购买费用高，开发
USB
控制器和
PHY
的难度大
。
因此如何针对
RISC
‑
V
设计一种
USB2.0
控制器是本领域有待解决的问题
。

技术实现思路

[0003]有鉴于此，本专利技术的目的在于提供一种基于
RISC
‑
V
架构的
USB2.0
控制器系统
、
方法
、
设备及存储介质，基于
RISC
‑
V
架构芯片的
USB2.0
控制器设计可灵活切换访问模式，应用场景比较广泛，能满足不同的客户需要
。
其具体方案如下：
[0004]第一方面，本申请提供了一种基于
RISC
‑
V
架构的
USB2.0
控制器系统，包括端口物理层
、
与所述端口物理层连接的
USB
核心
、
与所述
USB
核心连接的可编程逻辑处理器以及用于为所述
USB
核心和所述端口物理层提供参考时钟的时钟控制模块；其中，
[0005]所述
USB
核心，用于获取所述端口物理层的设备的初始数据，并将所述初始数据转换为适用于所述
RISC
‑
V
架构的目标数据，将所述目标数据传输至所述可编程逻辑处理器；以及接收所述可编程逻辑处理器传输的枚举数据，并根据所述枚举数据发送对应的握手信号至所述端口物理层，接收所述端口物理层基于所述握手信号返回的信号进行对应的数据传输功能；
[0006]所述可编程逻辑处理器，用于利用所述
USB
核心传输的所述目标数据进行
USB
枚举得到所述枚举数据，并将所述枚举数据传输至所述
USB
核心
。
[0007]可选的，所述
USB
核心通过
ULPI
总线与所述端口物理层连接；
[0008]相应的，所述
USB
核心通过所述
ULPI
总线获取所述端口物理层的所述初始数据，以及通过所述
ULPI
总线发送所述握手信号至所述端口物理层
。
[0009]可选的，所述
USB
核心通过高级高性能总线与所述可编程逻辑处理器连接；
[0010]相应的，所述可编程逻辑处理器通过所述高级高性能总线将所述枚举数据传输至所述
USB
核心
。
[0011]可选的，所述
USB
核心包括协议层解析模块，用于解析所述枚举数据得到所述枚举数据的数据类型，以便所述
USB
核心根据所述枚举数据的数据类型确定对应的握手信号，并将所述握手信号发送至所述端口物理层
。
[0012]可选的，所述
USB
核心包括校验模块，用于确定所述枚举数据的数据类型对应的预设校验算法，并根据所述预设校验算法校验所述枚举数据
。
[0013]第二方面，本申请提供了一种基于
RISC
‑
V
架构的
USB2.0
控制方法，包括：
[0014]通过
USB
核心获取端口物理层的设备的初始数据，并将所述初始数据转换为适用于
RISC
‑
V
架构的目标数据，并将所述目标数据传输至可编程逻辑处理器；
[0015]通过所述可编程逻辑处理器利用所述
USB
核心传输的所述目标数据进行
USB
枚举得到枚举数据，并将所述枚举数据传输至所述
USB
核心；
[0016]通过
USB
核心接收所述可编程逻辑处理器传输的枚举数据，并根据所述枚举数据发送对应的握手信号至所述端口物理层，以接收所述端口物理层基于所述握手信号返回的信号进行对应的数据传输功能
。
[0017]可选的，所述通过
USB
核心获取端口物理层的设备的初始数据，并将所述初始数据转换为适用于
RISC
‑
V
架构的目标数据，并将所述目标数据传输至可编程逻辑处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
RISC
‑
V
架构的
USB2.0
控制器系统，其特征在于，包括端口物理层
、
与所述端口物理层连接的
USB
核心
、
与所述
USB
核心连接的可编程逻辑处理器以及用于为所述
USB
核心和所述端口物理层提供参考时钟的时钟控制模块；其中，所述
USB
核心，用于获取所述端口物理层的设备的初始数据，并将所述初始数据转换为适用于所述
RISC
‑
V
架构的目标数据，将所述目标数据传输至所述可编程逻辑处理器；以及接收所述可编程逻辑处理器传输的枚举数据，并根据所述枚举数据发送对应的握手信号至所述端口物理层，接收所述端口物理层基于所述握手信号返回的信号进行对应的数据传输功能；所述可编程逻辑处理器，用于利用所述
USB
核心传输的所述目标数据进行
USB
枚举得到所述枚举数据，并将所述枚举数据传输至所述
USB
核心
。2.
根据权利要求1所述的基于
RISC
‑
V
架构的
USB2.0
控制器系统，其特征在于，所述
USB
核心通过
ULPI
总线与所述端口物理层连接；相应的，所述
USB
核心通过所述
ULPI
总线获取所述端口物理层的所述初始数据，以及通过所述
ULPI
总线发送所述握手信号至所述端口物理层
。3.
根据权利要求1所述的基于
RISC
‑
V
架构的
USB2.0
控制器系统，其特征在于，所述
USB
核心通过高级高性能总线与所述可编程逻辑处理器连接；相应的，所述可编程逻辑处理器通过所述高级高性能总线将所述枚举数据传输至所述
USB
核心
。4.
根据权利要求1所述的基于
RISC
‑
V
架构的
USB2.0
控制器系统，其特征在于，所述
USB
核心包括协议层解析模块，用于解析所述枚举数据得到所述枚举数据的数据类型，以便所述
USB
核心根据所述枚举数据的数据类型确定对应的握手信号，并将所述握手信号发送至所述端口物理层
。5.
根据权利要求4所述的基于
RISC
‑
V
架构的
USB2.0
控制器系统，其特征在于，所述
USB
核心包括校验模块，用于确定所述枚举数据的数据类型对应的预设校验算法，并根据所述预设校验算法校验所述枚举数据
。6.
一种基于
RISC
‑
V
架构的
USB2.0
控制方法，其特征在于，包括：通过
USB
核心获取端口物理层的设备的初始数据，并将所述初始数据转换为适用于
RISC
‑
V
架构的目标数据，并将所述目标数据传输至可编程逻辑处理器；通过所述可编程逻辑处理器利用所述
USB
核心传输的所述目标数...

【专利技术属性】
技术研发人员：赵前程，赵鑫鑫，姜凯，魏子重，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：