基于FPGA的系统芯片原型验证调试装置制造方法及图纸

本实用新型专利技术提供一种基于FPGA的系统芯片原型验证调试装置，包括：现场可编程门阵列FPGA调试板以及与所述FPGA调试板电连接的双倍速率同步动态随机存储器；所述FPGA调试板包括：总线模块以及与总线模块电连接的调试控制器，所述调试控制器与所述双倍速率同步动态随机存储器通信连接，所述调试控制器用于对双倍速率同步动态随机存储器的时序参数和调试功能的配置。本实用新型专利技术可以提高FPGA原型验证和调试的效率，缩短整个芯片的验证时间。缩短整个芯片的验证时间。缩短整个芯片的验证时间。

【技术实现步骤摘要】
基于FPGA的系统芯片原型验证调试装置


[0001]本技术涉及集成电路
，特别是指一种基于FPGA的系统芯片原型验证调试装置。

技术介绍

[0002]随着芯片功能越来越强大，用于芯片原型验证的FPGA(Field
‑
Programmable Gate Array，现场可编程门阵列)的容量达到了千万门级的规模，庞大的电路规模导致了布线的时间越来越长，FPGA的内部信号不易观察，调试手段单一，导致FPGA原型验证时间长，效率低。

技术实现思路

[0003]本技术要解决的技术问题是提供一种基于FPGA的系统芯片原型验证调试装置，可以提高FPGA原型验证和调试的效率，缩短整个芯片的验证时间。
[0004]为解决上述技术问题，本技术的技术方案如下：
[0005]一种基于FPGA的系统芯片原型验证调试装置，包括：
[0006]现场可编程门阵列FPGA调试板以及与所述FPGA调试板电连接的双倍速率同步动态随机存储器；
[0007]其中，所述FPGA调试板包括：总线模块以及与总线模块电连接的调本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的系统芯片原型验证调试装置，其特征在于，包括：现场可编程门阵列FPGA调试板以及与所述FPGA调试板电连接的双倍速率同步动态随机存储器；其中，所述FPGA调试板包括：总线模块以及与总线模块电连接的调试控制器，所述调试控制器与所述双倍速率同步动态随机存储器通信连接，所述调试控制器用于对双倍速率同步动态随机存储器的时序参数和调试功能的配置。2.根据权利要求1所述的基于FPGA的系统芯片原型验证调试装置，其特征在于，所述调试控制器包括：调试接口；与所述调试接口通信连接的存储器接口；所述调试接口对待测信号进行同步采样，并产生存储器的地址，采样数据经过缓存，将地址和采样数据传输给存储器接口，通过存储器接口，将采样数据写入到双倍速率同步动态随机存储器中。3.根据权利要求2所述的基于FPGA的系统芯片原型验证调试装置，其特征在于，所述调试控制器还包括：与所述调试接口和存储器接口通信连接的高级高性能总线AHB接口，用于对调试接口和存储器接口的寄存器进行配置。4.根据权利要求2或3所述的基于FPGA的系统芯片原型验证调试装置，其特征在于，所述调试接口包括：信号采样接口；与所述信号采样接口电连接的第一级缓存；与所述第一级缓存电连接的第二级缓存；与所述第二级缓存电连接的地址产生逻辑器件；其中，所述信号采样接口对待调试信号进行同步采样，并将采样数据通过第一级缓存和第二级缓存传输到存储器接口，并产生双倍速率同步动态随机存储器的写地址，按照写地址，将采样数据写入到双倍速率同步动态随机存储器中。5.根据权利要求4所述的基于FPGA的系统芯片原型验证调试装置，其特征在于，所述第一级缓存为同步数据先入先出缓存，所述第一级缓存的读写时钟与信号采样接口的采样时钟同步。6.根据权利要求4所述的基于FPGA的系统芯片原型验证调试装置，其特征在于，所述第二级缓存为异步数据先入先出缓存，所述第二级缓存的读时钟与写时钟是相...

【专利技术属性】
技术研发人员：李俊华，郝智翔，
申请(专利权)人：北京汤谷软件技术有限公司，
类型：新型
国别省市：