一种基于FMQL的SRIO实现装置及方法制造方法及图纸

本发明专利技术公开了一种基于FMQL的SRIO实现装置及方法，属于机载通用总线领域，包括FMQL可编程融合芯片，在FMQL可编程融合芯片的PL数据区包括四个DMA处理模块，所述四个DMA处理模块均采用单向设计；并且所述四个DMA处理模块，用于分别处理Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收。本发明专利技术无需在FPGA使用FIFO进行数据缓存，可以实现SRIO中多种协议的混合收发，支持与多个节点同时通信，并具有错误恢复机制，有着非常高的稳定性。有着非常高的稳定性。有着非常高的稳定性。

【技术实现步骤摘要】
一种基于FMQL的SRIO实现装置及方法


[0001]本专利技术涉及机载通用总线领域，更为具体的，涉及一种基于FMQL的SRIO实现装置及方法。

技术介绍

[0002]现有技术中，由复旦微电子推出的FMQL系列可编程融合芯片是全可编程PSOC芯片，其单芯片内集成了四个ARM Cortex A7的处理系统(Processing System，PS)和可编程逻辑(Programmable Logic，PL)，在航空领域中得到了广泛的应用。
[0003]随着航空领域内部总线复杂度和可靠性的要求不断提升，SRIO总线在其中承担着越来越重要的角色，多种处理器诸如PowerPC、DSP等均具备实现SRIO节点的功能。但是，在稳定性、可靠性均有待提高，且存在资源消耗较高的问题。

技术实现思路

[0004]本专利技术的目的在于克服现有技术的不足，提供一种基于FMQL的SRIO实现装置及方法，提高了稳定性、可靠性，节省了资源等。
[0005]本专利技术的目的是通过以下方案实现的：
[0006]一种基于FMQL的SRIO实现本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FMQL的SRIO实现装置，包括FMQL可编程融合芯片和存储模块，其特征在于，在FMQL可编程融合芯片的PL数据区包括四个DMA处理模块，所述四个DMA处理模块均采用单向设计，即同一时只能进行收数据或者发数据；并且所述四个DMA处理模块，用于分别处理Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收；在FMQL可编程融合芯片的PL数据区包括SRIO IP核，所述SRIO IP核对外提供高速物理口，对内分别与Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收进行数据交互；在FMQL可编程融合芯片的PS交互区包括中断管理、低速接口GP和高速接口HP；在FMQL可编程融合芯片的PS处理区包括数据处理单元，所述数据处理单元分别与高速接口HP和存储模块进行数据交互，所述数据处理单元分别与低速接口GP和中断管理进行控制信号交互；在FMQL可编程融合芯片的PL控制区包括时钟复位管理模块、公共事务处理模块，所述时钟复位管理模块与公共事务处理模块进行控制信号交互，所述时钟复位管理模块与Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收进行控制信号交互；所述公共事务处理模块分别与低速接口GP、中断管理进行控制信号交互；所述公共事务处理模块与Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收进行控制信号交互；所述存储模块，用于存放SRIO的数据
。
2.根据权利要求1所述的基于FMQL的SRIO实现装置，其特征在于，所述存储模块包括DDR3存储模块。3.根据权利要求1所述的基于FMQL的SRIO实现装置，其特征在于，还包括Message/Nwrite/Nwrite_r/Swirte发送模块、Nread发送模块、Message/Nwrite/Nwrite_r/Swirte接收模块和Nread接收模块；所述Message/Nwrite/Nwrite_r/Swirte发送模块，接收到公共事务处理模块发送的SRIO发送指令后，通过DMA处理模块取出存储模块中的待发送数据，根据协议类型进行组包，并将数据发送至SRIO IP核，等待发送完成后将发送完成标志返回给公共事务处理模块；所述Nread发送模块，接收到公共事务处理模块发送的SRIO发送指令后，将Nread发送请求发送至SRIO IP核，并等待SRIO IP核的Nread应答数据，然后将Nread应答数据通过DMA处理模块发送至DDR3中，最后将发送完成标志返回给公共事务处理模块；所述Message/Nwrite/Nwrite_r/Swirte接收模块，接收到SRIO IP核发送的SRIO数据包后，若为Nwrite/Nwrite_r/Swirte协议包，则将数据解包，并通过DMA处理模块将数据发送至存储模块中，并发送接收标志给公共事务处理模块；若为Message包，则根据该包的大包和小包序号通过DMA处理模块将数据发送至存储模块对应的Message小包空间中，当Message整包已完全接收，则发送接收标志给公共事务处理模块，否则不发送；所述Nread接收模块，接收到SRIO IP核发送的SRIO数据包后，若为Nread协议包，则通过DMA处理模块将存储模块中对应区域数据取出送至SRIO IP核。4.根据权利要求1所述的基于FMQL的SRIO实现装置，其特征在于，所述中断管理，分为
发送中断和接收中断，分别对应SRIO的发送和接收，为电平中断，PS接收到PL的中断后立即清中断，接收到发送中断后释放发送完成信号量，接收到接收中断后，根据协议类型释放对应的接收信号量。5.根据权利要求1所述的基于FMQL的SRIO实现装置，其特征在于，所述时钟复位管理模块用于实现对外部时钟信号的分频，满足同一个FMQL平台能够具备多路SRIO同...

【专利技术属性】
技术研发人员：孙殿杰，朱宇，王立，顾生辉，马建民，王煦，邓诚，宋强，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：