用于提高开关速度的旁路电路系统技术方案

公开了提高射频FET开关堆叠的开关速度的方法和器件。所描述的方法和器件基于在FET开关堆叠从接通状态转变到关断状态时绕过漏极

【技术实现步骤摘要】
【国外来华专利技术】用于提高开关速度的旁路电路系统
[0001]相关申请的交叉引用
[0002]本申请要求2021年3月15日提交的标题为“BYPASS CIRCUITRY TO IMPROVE SWITCHING SPEED”的第17/202,003号美国专利申请的优先权，该美国专利申请通过引用整体并入本文。


[0003]本公开内容涉及射频(RF)开关，更特别地涉及用于提高RF开关的开关速度的旁路电路系统。

技术介绍

[0004]图1A示出了现有技术的FET开关堆叠(100A)，其包括：晶体管(T1，
……
，Tm1，Tm2，
……
，Tn)；漏极
‑
源极电阻器(Rd1，
……
，Rdm1，Rdm2，
……
，Rdn)；公共栅极旁路开关(140)，该公共栅极旁路开关(140)包括耦接在对应的栅极旁路开关(Sg1，
……
，Sgk)两端的栅极电阻器(Rg1，
……
，Rgk)。公共栅极旁路开关(140)经由栅极电阻网络(130)耦接至晶体管(T1，
……
，Tm1，Tm2，
……
，Tn)。晶体管(Tm1，Ym2)是相邻的晶体管。本领域技术人员公知的是，在FET开关堆叠中使用较大的栅极电阻器具有若干优势，例如提高的线性度和改善的插入损耗。然而，较大的栅极电阻器与晶体管器件栅极电容相结合的组合会导致FET开关堆叠内的晶体管从一个状态(例如，接通或关断)到另一状态的转变减慢。这样，可以实现栅极旁路开关(Sg1，
……
，Sgk)，以便在转换期间绕过对应的栅极电阻器，并且因此提高FET开关堆叠(100A)的整体转变速度。
[0005]在FET开关堆叠(100A)从接通状态转变到关断状态时，漏极
‑
源极电阻器(Rd1，
……
，Rdm1，Rdm2，
……
，Rdn)处于对应的器件栅极电容器(Cg1，
……
，Cgm1，Cgm2，
……
，Cgn)(图1A中未示出)的充电路径中。因此，从接通状态到关断状态的整体开关速度将取决于由每个漏极
‑
源极电阻器与对应的器件栅极电容器的组合施加的RC时间常数。由于实现FET开关的RF电路的严格设计要求，这样的开关速度可能仍然不够。虽然由于栅极旁路开关已经提高了开关速度，但情况往往还是如此。
[0006]为了进一步阐明上面提及的观点，还可以参照图1B和图1C，其中，为了简单起见，仅示出由其串联连接至对应的漏极
‑
源极电阻器(Rd1)的栅极电容器(Cg1)表示的晶体管(T1)。为了将图1A中的FET开关堆叠(100A)转变到接通状态，向输入端子(in)施加电压(Von)，例如4V。此外，为了将FET开关(100A)转变到关断状态，向输入端子(in)施加电压(Voff)，例如
‑
3.4V。
[0007]参照图1B，在FET开关堆叠(100A)从接通状态转变到关断状态时，开关(Sg1)在一定的开关时间窗口(Ts)期间处于接通状态(即闭合)，并且晶体管栅极电容器(Cg1)通过电流(I1)充电，其中时间常数基本上等于Rd1*Cg1。在稳定状态下，假设开关(Sg1)仍处于接通状态(即闭合)，栅极电容器(Cg1)的充电电压基本上等于Voff，例如
‑
3.4V，并且实际上没有电流流经电阻器(Rd1)。换言之，在图1B至图1C中示出为点(G)的晶体管(T1)的栅极端子处
于电压(Voff)，例如
‑
3.4V，并且因此，图1A的FET开关堆叠(100A)将处于稳定的关断状态(即断开)。然而，达到稳定状态的时间可能太长而无法满足严格的开关时间要求。如图1C所示出的，如果开关(Sg1)在达到稳定状态之前就从接通状态转变到关断状态，则仍存在电流(I2)根据时间常数流经电阻器(Rd1)，该时间常数现在基本上等于(Rg1+Rd1)*Cg1。因此，根据旁路开关窗口(Ts)的持续时间，点(G)(即晶体管(T1)的栅极端子)的电压可能会骤回到较高的电压(例如
‑
1.8V)，这意味着开关堆叠需要更长的时间才能达到稳定的关断状态。
[0008]为了进一步阐明上面提及的内容，参照图2，在图2中，曲线(210，220)表示点G即图1A的晶体管(T1)的栅极端子处的电压，在图1B至图1C中被示出为时间的函数，并且分别针对两个不同的旁路开关窗口(Ts1，Ts2)。旁路开关窗口(Ts1)比旁路开关窗口(Ts2)短。点(A，B)示出点(G)处的电压骤回的点，这是因为在FET开关堆叠达到稳定状态之前，栅极旁路开关已经转变到关断的事实。在图2中可以看出，点(A)处的电压的骤回比点(B)处的电压的骤回更明显。换言之，为了减少栅极端子电压的骤回，需要更长的旁路开关窗口，而这可能与上面提及的由实现FET开关堆叠的RF电路施加的严格的开关速度要求相冲突。
[0009]鉴于以上，有必要a)提高RF电路的开关速度，以及b)如上面所描述的，避免在从接通向关断转变时在FET开关堆叠中出现栅极端子骤回问题。

技术实现思路

[0010]所公开的方法和器件为上面提及的问题提供了实际的解决方案。
[0011]根据本公开内容的第一方面，提供了一种射频(RF)场效应晶体管(FET)开关堆叠，包括：以堆叠配置布置的多个FET晶体管；耦接在多个FET晶体管中的FET晶体管的对应漏极
‑
源极端子两端的一个或更多个第一漏极
‑
源极电阻器，以及耦接在对应的一个或更多个第一漏极
‑
源极电阻器两端的一个或更多个漏极
‑
源极旁路开关。
[0012]根据本公开内容的第二方面，公开了一种提高将FET开关堆叠从接通状态转变到关断状态的速度的方法，该FET开关堆叠包括：以堆叠配置布置的多个FET晶体管，耦接在多个FET晶体管中的对应的FET晶体管的漏极
‑
源极端子两端的一个或更多个漏极
‑
源极电阻器，该方法包括：将一个或更多个漏极
‑
源极旁路开关耦接在多个FET晶体管的对应的漏极
‑
源极端子两端；将多个FET晶体管从接通状态转变到关断状态；闭合一个或更多个漏极
‑
源极旁路开关以绕过一个或更多个漏极
‑
源极电阻器；以及在FET开关堆叠达到稳定关断状态之后断开一个或更多个漏极
‑
源极旁路开关。
[0013]在本申请的说明书，附图和权利要求书中提供本公开内容的其他方面。
附图说明
[0014]图1A示出了现有技术的FET开关堆叠。
[0015]图1B至图1C示出了图1A的FET开关堆叠的简化部分的表示。
[0016]图2示出了表示图1A的开关堆叠内的晶体管的栅极端子电压相对于时间的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种射频(RF)场效应晶体管(FET)开关堆叠，包括：以堆叠配置布置的多个FET晶体管；耦接在所述多个FET晶体管中的FET晶体管的对应的漏极
‑
源极端子两端的一个或更多个第一漏极
‑
源极电阻器；以及耦接在对应的一个或更多个第一漏极
‑
源极电阻器两端的一个或更多个漏极
‑
源极旁路开关。2.根据权利要求1所述的RF FET开关堆叠，其中，所述一个或更多个漏极
‑
源极旁路开关被配置成：在所述多个FET晶体管处于关断状态或接通状态时处于关断状态，以及在所述多个FET晶体管从所述接通状态转变到所述关断状态时处于接通状态，从而绕过所述一个或更多个第一漏极
‑
源极电阻器。3.根据权利要求2所述的RF FET开关堆叠，还包括被配置成控制所述一个或更多个漏极
‑
源极旁路开关的开关控制块。4.根据权利要求3所述的RF FET开关堆叠，其中：所述开关控制块包括串联电阻器，并且所述控制块被配置成：在所述多个FET晶体管从所述接通状态转变到所述关断状态时，生成第一控制信号，以将所述一个或更多个漏极
‑
源极旁路开关从所述关断状态转变到所述接通状态，以及通过所述串联电阻器将所述第一控制信号馈送至所述一个或更多个漏极
‑
源极旁路开关。5.根据权利要求3所述的RF FET开关堆叠，其中：i)所述开关控制块包括：堆叠配置下的一个或更多个FET控制开关，以及耦接在对应的一个或更多个FET控制开关两端的一个或更多个第二漏极
‑
源极电阻器；ii)所述一个或更多个FET控制开关被配置成在所述多个FET晶体管处于所述关断状态或所述接通状态时处于关断状态，以及在所述多个FET晶体管从所述接通状态转变到所述关断状态时处于接通状态，从而绕过所述一个或更多个第二漏极
‑
源极电阻器；以及iii)所述开关控制块被配置成：生成第一控制信号，以在所述多个FET晶体管从所述接通状态转变到所述关断状态时，将所述一个或更多个漏极
‑
源极旁路开关从所述关断状态转变到所述接通状态，以及通过所述多个FET控制开关将所述第一控制信号耦接至所述一个或更多个漏极
‑
源极旁路开关。6.根据权利要求5所述的RF FET开关堆叠，其中，所述开关控制块被配置成：生成第二控制信号，以及在所述多个FET晶体管从所述接通状态转变到所述关断状态时，将所述第二控制信号耦接至所述一个或更多个FET控制开关的栅极端子，从而将所述一个或更多个FET控制开关从所述关断状态转变到所述接通状态。7.根据权利要求6所述的RF FET开关堆叠，其中，所述第一控制信号具有基于所述FET开关堆叠的期望开关速度选择的第一控制信号持续时间。
8.根据权利要求7所述的RF FET开关堆叠，其中，所述第一控制信号和所述第二控制信号在时间上交错，并且其中，所述第二控制信号的第二控制信号持续时间短于所述第一控制信号持续时间。9.根据权利要求7所述的RF FET开关堆叠，其中，所述第一控制信号和所述第二控制信号同时开始，并且其中，所述第二控制信号的第二控制信号持续时间长于所述第一控制信号持续时间。10.根据权利要求8所述的RF FET开关堆叠，其中：所述开关控制块还包括第一电平转换器和第二电平转换器；所述第一电平转换器被配置成接收第一输入信号并进行电平转换，以生成所述第一控制信号，以及所述第二电平转换器被配置成接收第二输入信号并进行电平转换，以生成所述第二控制信号。11.根据权利要求9所述的RF FET开关堆叠，其中：所述开关控制块还包括与单个电平转换器串联的延迟元件，所述单个电平转换器包括第一电平转换器输出和第二电平转换器输出，...

【专利技术属性】
技术研发人员：拉文德拉纳特，
申请(专利权)人：派赛公司，
类型：发明
国别省市：