像素电路、驱动方法和显示装置制造方法及图纸

本发明专利技术提供一种像素电路、驱动方法和显示装置。像素电路包括发光元件、驱动电路、第一储能电路、数据写入电路和补偿控制电路；数据写入电路在写入控制信号的控制下，控制数据线与第二节点之间连通或断开；补偿控制电路在补偿控制信号的控制下，控制第一节点和补偿节点之间连通或断开；补偿节点为第三节点，或者，补偿节点与驱动电路的第二端电连接。本发明专利技术将阈值电压补偿和数据电压写入分离，则阈值电压补偿时间可以大于一行扫描时间，使得阈值电压补偿时间更长，画质更优。画质更优。画质更优。

【技术实现步骤摘要】
像素电路、驱动方法和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种像素电路、驱动方法和显示装置。

技术介绍

[0002]在相关技术中，随着显示产品的尺寸增加，形态变更(横屏变竖屏)，导致一行扫描时间减小，相关的像素电路在同一时间段进行数据写入和阈值电压补偿，使得阈值电压补偿时间小于一行扫描时间，导致在高频、高分辨率下阈值电压补偿时间不够，影响画质。

技术实现思路

[0003]在一个方面中，本专利技术实施例提供一种像素电路，包括发光元件、驱动电路、第一储能电路、数据写入电路和补偿控制电路；
[0004]所述第一储能电路的第一端与第一节点电连接，所述第一储能电路的第二端与第二节点电连接；所述第一储能电路用于储存电能；
[0005]所述驱动电路的控制端与所述第一节点电连接，所述驱动电路的第一端与第三节点电连接，所述驱动电路的第二端与所述发光元件电连接，所述驱动电路用于在所述第一节点的电位的控制下，控制产生驱动所述发光元件的驱动电流；
[0006]所述数据写入电路分别与写入控制线、数据线和所述第二节点电连接，用于在所述写入控制线提供的写入控制信号的控制下，控制所述数据线与所述第二节点之间连通或断开；
[0007]所述补偿控制电路分别与补偿控制线、所述第一节点和补偿节点电连接，用于在所述补偿控制线提供的补偿控制信号的控制下，控制所述第一节点和所述补偿节点之间连通或断开；
[0008]所述补偿节点为所述第三节点，或者，所述补偿节点与所述驱动电路的第二端电连接。
[0009]可选的，所述写入控制线和所述补偿控制线为不同的信号线，用于提供不同的信号。
[0010]可选的，当所述补偿节点为所述第三节点时，所述像素电路还包括第二储能电路和第一初始化电路；
[0011]所述第二储能电路的第一端与所述第二节点电连接，所述第二储能电路的第二端与第四节点电连接，所述第二储能电路用于储存电能；
[0012]所述第一初始化电路分别与所述第一初始控制线、第一初始电压端和所述第四节点电连接，用于在所述第一初始控制线提供的第一初始控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述第四节点。
[0013]可选的，本专利技术至少一实施例所述的像素电路还包括第二初始化电路；
[0014]所述第二初始化电路分别与第二初始控制线、第二初始电压端和所述第二节点电连接，用于在所述第二初始控制线提供的第二初始控制信号的控制下，将所述第二初始电
压端提供的第二初始电压写入所述第二节点。
[0015]可选的，所述写入控制线和所述第一初始控制线为同一控制线。
[0016]可选的，所述第一储能电路包括第一电容，所述驱动电路包括驱动晶体管，所述数据写入电路包括第一晶体管，所述补偿控制电路包括第二晶体管；
[0017]所述第一电容的第一端与第一节点电连接，所述第一电容的第二端与第二节点电连接；
[0018]所述驱动晶体管的栅极与所述第一节点电连接，所述驱动晶体管的第一极与第三节点电连接，所述驱动晶体管的第二极与所述发光元件电连接；
[0019]所述第一晶体管的栅极与所述写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述第二节点电连接；
[0020]所述第二晶体管的栅极与所述补偿控制线电连接，所述第二晶体管的第一极与所述第一节点电连接，所述第二晶体管的第二极与所述补偿节点电连接。
[0021]可选的，所述第二储能电路包括第二电容，所述第一初始化电路包括第三晶体管；
[0022]所述第二电容的第一端与所述第二节点电连接，所述第二电容的第二端与第四节点电连接；
[0023]所述第三晶体管的栅极与所述第一初始控制线电连接，所述第三晶体管的第一极与所述第一初始电压端电连接，所述第三晶体管的第二极与所述第四节点电连接。
[0024]可选的，所述第二初始化电路包括第四晶体管；
[0025]所述第四晶体管的栅极与所述第二初始控制线电连接，所述第四晶体管的第一极与所述第二初始电压端电连接，所述第四晶体管的第二极与所述第二节点电连接。
[0026]可选的，当所述补偿节点与所述驱动电路的第二端电连接时，所述像素电路还包括第二储能电路和第三初始化电路；
[0027]所述第二储能电路的第一端与所述第二节点电连接，所述第二储能电路的第二端与所述第三节点电连接，所述第二储能电路用于储存电能；
[0028]所述第三初始化电路分别与第三初始控制线、第三初始电压端和所述第一节点电连接，用于在所述第三初始控制线提供的第三初始控制信号的控制下，将所述第三初始电压端提供的第三初始电压写入所述第一节点。
[0029]可选的，本专利技术至少一实施例所述的像素电路还包括第四初始化电路；
[0030]所述第四初始化电路分别与第四初始控制线、第一电压端和所述第二节点电连接，用于在所述第四初始控制线提供的第四初始控制信号的控制下，控制所述第一电压端与所述第二节点之间连通或断开。
[0031]可选的，本专利技术至少一实施例所述的像素电路还包括第五初始化电路；
[0032]所述第五初始化电路分别与第五初始控制线、所述第四节点和所述发光元件的第一极电连接，用于在所述第五初始控制线提供的第五初始控制信号的控制下，控制所述第四节点与所述发光元件的第一极之间连通或断开；
[0033]所述发光元件的第二极与第二电压端电连接。
[0034]可选的，本专利技术至少一实施例所述的像素电路还包括第一发光控制电路和/或第二发光控制电路；
[0035]所述第一发光控制电路分别与第一发光控制线、第一电压端和所述第三节点电连
接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通或断开；
[0036]所述第二发光控制电路分别与第二发光控制线、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通或断开。
[0037]可选的，当所述像素电路包括第二发光控制电路时，所述像素电路还包括第六初始化电路；
[0038]所述第六初始化电路分别与第六初始控制线、第四初始电压端和所述发光元件的第一极电连接，用于在所述第六初始控制线提供的第六初始控制信号的控制下，将所述第四初始电压端提供的第四初始电压写入所述发光元件的第一极。
[0039]可选的，所述第二储能电路包括第二电容，所述第三初始化电路包括第五晶体管；
[0040]所述第二电容的第一端与所述第二节点电连接，所述第二电容的第二端与所述第三节点电连接；
[0041]所述第五晶体管的栅极与所述第三初始控制线电连接，所述第五晶体管的第一极与所述第三初始电压端电连接，所述第五晶体管的第二极与所述第一节点电连接。
[0042]可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括发光元件、驱动电路、第一储能电路、数据写入电路和补偿控制电路；所述第一储能电路的第一端与第一节点电连接，所述第一储能电路的第二端与第二节点电连接；所述第一储能电路用于储存电能；所述驱动电路的控制端与所述第一节点电连接，所述驱动电路的第一端与第三节点电连接，所述驱动电路的第二端与所述发光元件电连接，所述驱动电路用于在所述第一节点的电位的控制下，控制产生驱动所述发光元件的驱动电流；所述数据写入电路分别与写入控制线、数据线和所述第二节点电连接，用于在所述写入控制线提供的写入控制信号的控制下，控制所述数据线与所述第二节点之间连通或断开；所述补偿控制电路分别与补偿控制线、所述第一节点和补偿节点电连接，用于在所述补偿控制线提供的补偿控制信号的控制下，控制所述第一节点和所述补偿节点之间连通或断开；所述补偿节点为所述第三节点，或者，所述补偿节点与所述驱动电路的第二端电连接。2.如权利要求1所述的像素电路，其特征在于，所述写入控制线和所述补偿控制线为不同的信号线，用于提供不同的信号。3.如权利要求1所述的像素电路，其特征在于，当所述补偿节点为所述第三节点时，所述像素电路还包括第二储能电路和第一初始化电路；所述第二储能电路的第一端与所述第二节点电连接，所述第二储能电路的第二端与第四节点电连接，所述第二储能电路用于储存电能；所述第一初始化电路分别与第一初始控制线、第一初始电压端和所述第四节点电连接，用于在所述第一初始控制线提供的第一初始控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述第四节点。4.如权利要求3所述的像素电路，其特征在于，还包括第二初始化电路；所述第二初始化电路分别与第二初始控制线、第二初始电压端和所述第二节点电连接，用于在所述第二初始控制线提供的第二初始控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述第二节点。5.如权利要求3所述的像素电路，其特征在于，所述写入控制线和所述第一初始控制线为同一控制线。6.如权利要求1所述的像素电路，其特征在于，所述第一储能电路包括第一电容，所述驱动电路包括驱动晶体管，所述数据写入电路包括第一晶体管，所述补偿控制电路包括第二晶体管；所述第一电容的第一端与第一节点电连接，所述第一电容的第二端与第二节点电连接；所述驱动晶体管的栅极与所述第一节点电连接，所述驱动晶体管的第一极与第三节点电连接，所述驱动晶体管的第二极与所述发光元件电连接；所述第一晶体管的栅极与所述写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述第二节点电连接；所述第二晶体管的栅极与所述补偿控制线电连接，所述第二晶体管的第一极与所述第
一节点电连接，所述第二晶体管的第二极与所述补偿节点电连接。7.如权利要求3所述的像素电路，其特征在于，所述第二储能电路包括第二电容，所述第一初始化电路包括第三晶体管；所述第二电容的第一端与所述第二节点电连接，所述第二电容的第二端与第四节点电连接；所述第三晶体管的栅极与所述第一初始控制线电连接，所述第三晶体管的第一极与所述第一初始电压端电连接，所述第三晶体管的第二极与所述第四节点电连接。8.如权利要求4所述的像素电路，其特征在于，所述第二初始化电路包括第四晶体管；所述第四晶体管的栅极与所述第二初始控制线电连接，所述第四晶体管的第一极与所述第二初始电压端电连接，所述第四晶体管的第二极与所述第二节点电连接。9.如权利要求1所述的像素电路，其特征在于，当所述补偿节点与所述驱动电路的第二端电连接时，所述像素电路还包括第二储能电路和第三初始化电路；所述第二储能电路的第一端与所述第二节点电连接，所述第二储能电路的第二端与所述第三节点电连接，所述第二储能电路用于储存电能；所述第三初始化电路分别与第三初始控制线、第三初始电压端和所述第一节点电连接，用于在所述第三初始控制线提供的第三初始控制信号的控制下，将所述第三初始电压端提供的第三初始电压写入所述第一节点。10...

【专利技术属性】
技术研发人员：冯靖伊，袁长龙，朱莉，曹席磊，张振华，沈武林，
申请(专利权)人：成都京东方光电科技有限公司北京京东方技术开发有限公司，
类型：发明
国别省市：