判决电路制造技术

本申请公开一种判决电路

【技术实现步骤摘要】
判决电路、存储器装置及其周边电路


[0001]本专利技术关于一种存储器装置，特别关于一种搭载有
ECC
电路的存储器装置及其判决电路与周边电路
。

技术介绍

[0002]在快闪存储器中，若反复地进行数据的编程或抹除，则容易发生因穿隧绝缘膜的劣化而导致电荷保持特性恶化，或因由穿隧绝缘膜所捕获的电荷而产生阈值变动，从而发生位差错
(Bit Error)。
为了解决位差错的问题，已知的快闪存储器通常会搭载错误检测与校正
(Error checking and correction
，
ECC)
电路
。
通过配置
ECC
电路，即便在校验中存在一部分的不合格位，也能够通过
ECC
修复，而使对选择范围
(
例如页
)
所进行的操作
(
例如编程
)
可判定为疑似合格
。
于搭载有
ECC
电路的已知快闪存储器中，判决电路为不可或缺的设计<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种存储器装置的周边电路，其特征在于，包括：一补偿电路，定义一漏电流；一判决电路，耦接至该补偿电路，其中该判决电路包括：一第一电流镜，耦接至一第一节点与一控制节点；一电流源，输出一参考电流至一第二节点；一第二电流镜，耦接至该电流源与该第一电流镜；一疑似合格位数量控制单元，与该第二电流镜并联地耦接于该第一节点与一第三节点之间；一判决电路启用控制单元，经由该第三节点耦接至该第二电流镜，其中该判决电路启用控制单元被配置为接收一判决电路控制信号，使得该第三节点根据该判决电路控制信号来选择性地被下拉至一接地电位；以及一磁滞电路，具有一输入端和一输出端，其中该磁滞电路的该输入端耦接至该控制节点，而该磁滞电路的该输出端耦接至一第四节点；及多个页面缓冲器，包括一未选页面缓冲器与一已选页面缓冲器，其中该未选页面缓冲器耦接至该补偿电路，而该已选页面缓冲器耦接至该判决电路
。2.
如权利要求1所述的存储器装置的周边电路，其特征在于，该判决电路更包括一第一逻辑单元，具有一输入端和一输出端，其中该第一逻辑单元的该输入端耦接至该第四节点，而该第一逻辑单元的该输出端被配置为输出一输出电位
。3.
如权利要求1所述的存储器装置的周边电路，其特征在于，该第一电流镜包括：一第一晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第一晶体管的该控制端耦接至该第一节点，该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至该第一节点；以及一第二晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第二晶体管的该控制端耦接至该第一节点，该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至该控制节点；其中该第二电流镜包括：一第三晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第三晶体管的该控制端耦接至该第二节点，该第三晶体管的该第一端耦接至该接地电位，而该第三晶体管的该第二端耦接至该第二节点；以及一第四晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第四晶体管的该控制端耦接至该第二节点，该第四晶体管的该第一端耦接至该第三节点，而该第四晶体管的该第二端耦接至该第一节点；其中该疑似合格位数量控制单元包括：一第五晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第五晶体管的该控制端耦接至该第二节点，该第五晶体管的该第一端耦接至该第三节点，而该第五晶体管的该第二端耦接至该第一节点；其中该判决电路启用控制单元包括：一第六晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第六晶体管的该控制端被配置为接收该判决电路控制信号，该第六晶体管的该第一端耦接至该接地电位，而该
第六晶体管的该第二端耦接至该第三节点
。4.
如权利要求3所述的存储器装置的周边电路，其特征在于，该第一晶体管和该第二晶体管各自为一
P
型金属氧化物半导体场效应晶体管，且该第三晶体管
、
该第四晶体管
、
该第五晶体管，以及该第六晶体管各自为一
N
型金属氧化物半导体场效应晶体管
。5.
如权利要求3所述的存储器装置的周边电路，其特征在于，该第四晶体管的尺寸为该第三晶体管的尺寸的
0.5
倍
。6.
如权利要求3所述的存储器装置的周边电路，其特征在于，该第五晶体管的尺寸为该第三晶体管的尺寸的
N
倍，而
N
为该存储器装置所搭载的一错误检测与校正电路可修复的不合格位数量的最大值
。7.
如权利要求1所述的存储器装置的周边电路，其特征在于，该补偿电路包括：一反与非门，被配置为接收一反相平面选择使能信号与该判决电路控制信号，并将一运算结果提供至一第五节点；一第二逻辑单元，该第二逻辑单元的该输入端耦接至该第五节点，而该第二逻辑单元的该输出端耦接至一第八节点；以及一传输门，耦接于该第五节点与该第八节点之间，其中该传输门被配置为提供一第一电流至该未选页面缓冲器，并由该判决电路的该第一节点处接收该漏电流
。8.
如权利要求7所述的存储器装置的周边电路，其特征在于，该传输门包括：一第七晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第七晶体管的该控制端耦接至该第五节点，该第七晶体管的该第一端耦接至一第六节点，而该第七晶体管的该第二端耦接至一第七节点；以及一第八晶体管，具有一控制端
、
一第一端，以及一第二端，其中该第八晶体管的该控制端耦接至该第八节点，该第八晶体管的该第一端耦接至该第七节点，而该第八晶体管的该第二端耦接至该第六节点；其中该第七晶体管为一
P
型金属氧化物半导体场效应晶体管，而该第八晶体管为一
N
型金属氧化物半导体场效应晶体管
。9.
如权利要求1所述的存储器装置的周边电路，其特征在于，该补偿电路包括：一反与非门，被配置为接收一反相平面选择使能信号与该判决电路控制信号，并将一运算结果提供至一第五节点；一第二逻辑单元，该第二逻辑单元的该输入端耦接...

【专利技术属性】
技术研发人员：邱良祥，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：