用于半导体芯片读取的PCB板、封装装置及量子计算机制造方法及图纸

本实用新型专利技术公开了一种用于半导体芯片读取的PCB板、封装装置及量子计算机，其中，用于半导体芯片读取的PCB板，包括基板以及位于基板上的多条读取电路、半导体芯片和连接器；每条所述读取电路均包括电感，所述电感的第一端与半导体芯片的第一电极连接，所述电感的第二端与所述连接器连接，所述连接器用于输出测量反馈信号；所述基板上设置第一挖空孔，所述第一挖空孔位于所述电感的正下方。本实用新型专利技术的用于半导体芯片读取的PCB板，通过在基板上设置第一挖空孔，第一挖空孔位于电感的正下方，这样就增加了极板之间的距离d，从而大大减小了寄生电容。了寄生电容。了寄生电容。

【技术实现步骤摘要】
用于半导体芯片读取的PCB板、封装装置及量子计算机


[0001]本技术涉及量子计算机
，特别是涉及一种用于半导体芯片读取的PCB板、封装装置及量子计算机。

技术介绍

[0002]量子计算是一种遵循量子力学规律调控基本信息单元进行计算的新型计算模式。经典计算的基本信息单元是经典比特，量子计算的基本信息单元是量子比特，经典比特只能处于一种状态，即0或1，而基于量子力学态叠加原理，量子比特的状态可以处于多种可能性的叠加状态，因而量子计算的计算效率远远超过经典计算的计算效率。
[0003]半导体量子芯片(简称半导体芯片)为运行量子计算的核心部件，半导体芯片上集成有多个量子位，例如半导体芯片上的自旋量子比特。半导体芯片采用RF反射式电路进行读取，具体的，RF反射式电路与半导体芯片的输出电极通过bonding引线电连接，电路中包括电容、电阻和电感等元件，这些电路元件和引线均会产生寄生电容，直接影响对半导体芯片的读取精度。

技术实现思路

[0004]本技术的目的在于：提供一种用于半导体芯片读取的PCB板、封装装置及量子计算机。
[0005]为了实现上述目的，本技术提供如下技术方案：
[0006]本技术第一方面提供一种用于半导体芯片读取的PCB板，包括基板以及位于基板上的多条读取电路、半导体芯片和连接器；
[0007]其中，每条所述读取电路均包括电感，所述电感的第一端与半导体芯片的第一电极连接，所述电感的第二端与所述连接器连接，所述连接器用于输出测量反馈信号；
[0008]所述基板上设置第一挖空孔，所述第一挖空孔位于所述电感的正下方。
[0009]如上所述的用于半导体芯片读取的PCB板，进一步地，所述基板为多层板，包括顶层、中间层和底层，所述电感布置在所述基板的顶层上，所述中间层的每一层铜箔上均设置所述第一挖空孔。
[0010]如上所述的用于半导体芯片读取的PCB板，进一步地，所述电感两侧处的基板上均设置锣板槽孔。
[0011]如上所述的用于半导体芯片读取的PCB板，进一步地，所述锣板槽孔的长度与所述电感的长度相匹配，所述锣板槽孔的深度为基板的厚度。
[0012]如上所述的用于半导体芯片读取的PCB板，进一步地，所述读取电路还包括电容调节单元；
[0013]所述电容调节单元包括第一电容和第二电容；
[0014]所述第二电容的第一端连接所述电感的第一端，所述第二电容的第二端用于接收直流信号；所述第一电容的第一端连接所述第二电容的第二端，所述第一电容的第二端接
地；
[0015]其中，所述直流信号用于调节所述第一电容的电容值。
[0016]如上所述的用于半导体芯片读取的PCB板，进一步地，所述第二电容布置在所述基板的顶层上，所述基板的中间层的每一层铜箔上均布置第二挖空孔，所述第二挖空孔位于第二电容及其扩展区域的正下方。
[0017]如上所述的用于半导体芯片读取的PCB板，进一步地，所述第二电容的扩展区域为沿着所述第二电容的底面向外扩展1.5
‑
2mm所构成的区域。
[0018]如上所述的用于半导体芯片读取的PCB板，进一步地，所述基板上设有第一焊盘，所述第一焊盘用于焊接所述半导体芯片的第一电极，所述第一焊盘的尺寸为0.15
‑
0.3mm。
[0019]如上所述的用于半导体芯片读取的PCB板，进一步地，所述读取电路设置两个，且两个所述读取电路中各电子元件以及信号传输线均关于半导体芯片对称布置。
[0020]本技术第二方面提供一种用于半导体芯片的封装装置，包括上述PCB板、以及封装壳体，所述PCB板位于所述封装壳体内。
[0021]本技术第二方面提供一种量子计算机，包括上述封装装置。
[0022]本技术的有益效果在于：
[0023]本技术的用于半导体芯片读取的PCB板，通过在基板上设置第一挖空孔，第一挖空孔位于电感的正下方，这样就增加了极板之间的距离d，从而大大减小了寄生电容。
[0024]本技术提供的封装装置及量子计算机包括上述的PCB板，因此具有相同的有益效果，在此不再赘述。
附图说明
[0025]图1为本技术实施例提供的用于半导体芯片读取的PCB板的结构示意图；
[0026]图2为本技术实施例提供的读取电路的结构示意图一；
[0027]图3为本技术实施例提供的读取电路的结构示意图二；
[0028]图4为本技术实施例提供的第一挖空孔和锣板槽孔在基板上布置的示意图；
[0029]图5为本技术实施例提供的第二挖空孔在基板上布置的示意图；
[0030]图6为本技术实施例提供的锣板槽孔与电感的位置关系的示意图；
[0031]图7为本技术实施例提供的第二电容的扩展区域的示意图；
[0032]附图标记中：
[0033]10、半导体芯片；11、第一电极；20、基板；21、顶层；22、中间层；221、第一挖空孔；222、第二挖空孔；23、底层；24、锣板槽孔；30、读取电路；31、电感；32、电容调节单元；321、第一电容；322、第二电容；323、第一电阻；324、直流源；40、连接器。
具体实施方式
[0034]为了使本
的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对
本申请的限制。
[0035]在本技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
[0036]此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0037]如图1所示：本申请实施例公开了一种用于半导体芯片10读取的PCB板，包括基板20以及位于基板20上的多条读取电路30、半导体芯片10和连接器40；其中，每条所述读取电路30均包括电感31，所述电感31的第一端与半导体芯片10的第一电极11连接，所述电感31的第二端与所述连接器40连接，所述连接器40用于输出测量反馈信号；所述基板20上设置第一挖空孔221，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于半导体芯片读取的PCB板，其特征在于，包括基板(20)以及位于基板(20)上的多条读取电路(30)、半导体芯片(10)和连接器(40)；其中，每条所述读取电路(30)均包括电感(31)，所述电感(31)的第一端与半导体芯片(10)的第一电极(11)连接，所述电感(31)的第二端与所述连接器(40)连接，所述连接器(40)用于输出测量反馈信号；所述基板(20)上设置第一挖空孔(221)，所述第一挖空孔(221)位于所述电感(31)的正下方。2.根据权利要求1所述的用于半导体芯片读取的PCB板，其特征在于，所述基板(20)为多层板，包括顶层(21)、中间层(22)和底层(23)，所述电感(31)布置在所述基板(20)的顶层(21)上，所述中间层(22)的每一层铜箔上均设置所述第一挖空孔(221)。3.根据权利要求2所述的用于半导体芯片读取的PCB板，其特征在于，所述电感(31)两侧处的基板(20)上均设置锣板槽孔(24)。4.根据权利要求3所述的用于半导体芯片读取的PCB板，其特征在于，所述锣板槽孔(24)的长度与所述电感(31)的长度相匹配，所述锣板槽孔(24)的深度为基板(20)的厚度。5.根据权利要求2所述的用于半导体芯片读取的PCB板，其特征在于，所述读取电路(30)还包括电容调节单元(32)；所述电容调节单元(32)包括第一电容(321)和第二电容(322)；所述第二电容(322)的第一端连接所述电感(31)的第一端，所述第二电容(322)的第二端用于接...

【专利技术属性】
技术研发人员：孔伟成，请求不公布姓名，
申请(专利权)人：本源量子计算科技合肥股份有限公司，
类型：新型
国别省市：