一种固态成像器件，包括：组成向扫描方向倾斜的斜栅格阵列的多个像素，其包括用于将入射光量转变为电信号的光电转换单元；以及用于将从所述光电转换单元读出的信号电荷转变为电压的电荷到电压转换单元，所述光电转换单元被布置在所述多个像素的沿对角线方向彼此相邻的两个像素之间；其中，所述电荷到电压转换单元由所述两个像素共享；其中，一组晶体管群被布置在共享块中，该共享块由以下结构构成：由沿对角线彼此相邻的两个像素组成的像素对，和与该像素对相邻的像素对，包括与每个像素对的所述电荷到电压转换单元连接的配线。
【技术实现步骤摘要】
本专利技术涉及固态成像器件和成像装置。并且，本专利技术还涉及成像装置和相机，其包 括诸如CCD (电荷耦合器件)、CMOS (互补金属氧化物半导体)传感器等的成像器件。
技术介绍
由于近些年数码相机已得到广泛应用，甚至低价相机也需要有高分辨率。而且，不 仅在数码相机中，而且在摄像机、蜂窝式电话上的相机等中也已要求高分辨率。 一般而言， 光学尺寸(固态成像器件的外部尺寸)未改变，因而，像素数量的增加就等同于像素的微型 制造(microfabrication)。 像素的微型制造与减少进入像素的光子数量有直接联系，从而导致绝对灵敏度降 低，其不能用量子效率的改善来被弥补。对CCD图像传感器和CM0S图像传感器来说都是如 此。但是，由于金属配线较高(厚)，所以，CM0S图像传感器通常难以聚集光线，因而灵敏度 较低。 根据上述内容，已提出一种技术，其中，从图像处理的观点考虑，在提高敏感度的 同时抑制分辨率的降低。下面将参照图30描述该技术。 如图30中所示，已知利用所谓的蜂窝式像素阵列，每个像素111都由倾斜的正方 形像素阵列构成，从而，甚至利用一半的实际像素数量就能够抑制在垂直和水平方向上的 空间分辨率的降低。可利用相同的有效像素区域将像素数量减少到一半，于是，增大了每单 元像素的面积，因而能够提高灵敏度。沿垂直和水平方向存在大量具有人造间隔的线，并以 XY坐标来表示像素数据，因而这两个轴的空间分辨率对于分辨率的感应很重要，因而，可以 认为，蜂窝式像素阵列在很多情况下具有较高的灵敏度。 但是，蜂窝式像素阵列不适合被集成。通常，像素数据是具有垂直和水平轴的两个 轴的数据阵列，且正方形栅格(grid)图像传感器的像素也是与其一致的阵列。连同此，还 沿垂直方向和水平方向进行控制(驱动和读出)。另一方面，利用蜂窝式像素阵列，像素由 倾斜的正方形栅格组成，因而，控制像素的阵列呈锯齿形图案。 例如，对于CMOS图像传感器，在常用的正方形栅格像素阵列情况下，可以通过改 变垂直和水平方向的轴的每个金属配线层来有效地进行配线。另一方面，对于蜂窝式像素 阵列，相邻行或相邻列的像素被插入到同一行或同一列的像素之间，从而不可避免地以锯齿形方式设置配线，这样，有时难以与如形成在处于与配线重叠的部分处的硅表面上的晶 体管等部件相连接。 蜂窝式像素阵列存在配线密度高的问题。因而，需要通过减少配线的数量来保持 较大的金属开口 (metal opening)。有效的方式是共享像素晶体管(参见日本未审定的公 布专利申请第2004-128193号)。 但是，对于日本未审定的公布专利申请第2004-128193号披露的技术，不可避免 地会使精细像素的特性恶化。也就是说，通过如图31A所示的日本未审定的公布专利申 请第2004-128193号披露的技术，电荷到电压(charge-to-voltage)转换单元的传输门 (transfer gate)TG被被布置在像素111的侧部，其读出特性很优秀，但是包括聚光点面积 (condensing spot area)被压縮的问题。而且，即使在像素之间设置充当电荷到电压转换 单元的浮动扩散FD的共享部分，在两像素之间共享像素晶体管也会使得难以充分保证光 电二极管PD面积。 同样，对于多个像素排列成二维正方形的像素组，如图31B所示，充当要被共享的电荷到电压转换单元的浮动扩散FD经传输门TG被布置在像素111的角部。在相互斜邻的两像素之间，从其像素111的聚光中心到传输门TG的距离可以通过将传输门TG被布置在其像素111的角而分离开，从而抑制由传输门TG吸收光而导致的灵敏度的降低。 采用使用CM0S(互补金属氧化物半导体)的CMOS图像装置作为如相机等的成像器件，并且，该CMOS图像装置包括诸如对于CCD (电荷耦合器件)成像装置来说很难的部分读出功能，这有利于降低功耗和减小成像装置的尺寸。 近年来，存在增加CMOS成像装置中的像素数量的要求。但是，CMOS成像装置在一 个像素内包括许多驱动器元件，如光电二极管、传输晶体管、复位晶体管、放大晶体管、选择 晶体管等，因而，难以减小像素的尺寸。并且，由于增加了像素的数量，所以，增大了像素电 路的驱动负载和来自像素电路的信号的读出负载，这导致不利于高速驱动的情况。 该问题的一个解决方法是通过共享晶体管来减小负载。例如，利用其中由多个光 电二极管和传输晶体管共享放大晶体管的配置，可以减少诸如要连接到垂直信号线的放大 晶体管等的元件的数量，从而可在读出输出信号时减小垂直信号线的负载。而且，已提出了 一种方法，其中，通过共享光电转换单元来改善输出信号的图像质量(参见日本未审定的 专利申请公布第2006-54276号)。 此外，关于像素的微型制造的一个解决方案是这样的方法，其中，共享像素内的晶 体管，减小每一个像素的晶体管的数量，从而减小像素的尺寸(例如，参见日本未审的专利 申请公布第2001-298177号)。例如，进行以下配置，其中，针对多个光电二极管中的每个设 置传输晶体管，并针对多个光电二极管和传输晶体管共享选择晶体管、复位晶体管和放大 晶体管。 在不共享晶体管的情况下，通常提供每像素四个晶体管。但是，另一方面，对于 共享三个晶体管的四个像素，晶体管的数量可以下降到每像素1. 75个。注意，取决于晶 体管驱动方法等，可以有不包括选择晶体管的配置(参见日本未审的专利申请公布第 2006-54276号)。
技术实现思路
已认识到需要解决的问题在于，根据所谓的蜂窝式像素阵列，电荷到电压转换单 元被置于像素的侧部，这优化了读出特性，但是包括聚光点面积受到压縮的问题，而且，即 使在像素之间布置电荷到电压转换单元的共享部分(例如，作为电荷到电压转换单元的浮 动扩散floating diffusion, FD)，在两像素之间的共享像素晶体管也使得难以充分确保 光电转换单元(例如，光电二极管PD)的面积。 因此，已认识到需要提高光学特性、以及允许通过设计晶体管群的布局来提供有 效的像素阵列，其中晶体管群为例如电荷到电压转换单元、传输晶体管、放大晶体管、复位 晶体管等。 此外，对于通过共享像素电路的晶体管而提出的方法，公知的一个问题是存在其 中每个晶体管的控制受到约束的很多情况。 因此，已经认识到需要这样的成像装置和相机，由此可减小施加给信号线的负载， 对信号的读出具有非常小的影响，且能够提高像素的数量。 此外，通过上述解决方法，共享多个部件，于是可减少部件的数量，但是，每个像素 内的布局由于每个部件的形状和尺寸等因素而变得不均匀。 下面将进行有关布局的不均匀性的说明。图32是描述在共享多个部件的情况下 的布局不均匀性的图。对于如图32所示的布局，沿针对于电荷到电压转换单元2的对角 线方向相邻的两个光电转换单元3001共享电荷到电压转换单元3002，这些光电转换单元 3001通过配线3004来连接，以便共享晶体管区域3003a(沿栅极(gate)长度方向的宽度 L3003a)和晶体管区域3003b (沿栅极长度方向的宽度L3003b)，晶体管区域3003a和晶体 管区域3003b各自沿栅极长度方向具有不同的宽度。这里提到的晶体管区域是由组成像素 的晶体管形成的电路，例如，晶体管本文档来自技高网...
【技术保护点】
一种成像装置，包括：多个光电转换单元，其被配置为将入射光转换为信号电荷；以及包括多个晶体管的多个共享块，其由所述每个光电转换单元共享，所述多个共享块被配置为将在该光电转换单元处获得的所述信号电荷转换为电压，并输出所述电压；其中，对于所述共享块，划分该共享块内的晶体管分布区域，并对该晶体管分布区域进行布线，且交替排列多个共享块，在所述多个共享块中，所占据的尺寸不同的所述多个晶体管被布置在不同位置。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：工藤义治，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。