一种高保真音频设备及其控制方法技术

本发明专利技术公开一种高保真音频设备，其将编解码器与嵌入式控制器集成在一起，且编解码器与嵌入式控制器可通信地连接。通过将嵌入式控制器与HDA编解码器集成于一体，可以有效减少系统级BOM成本，节省PCB空间。同时利用嵌入式控制器长期工作的特点对HDA编解码器中的唤醒事件进行检测及上报，还可以减少HDA编解码器的不必要的唤醒，从而减少系统级功耗。从而减少系统级功耗。从而减少系统级功耗。

【技术实现步骤摘要】
一种高保真音频设备及其控制方法


[0001]本专利技术涉及高保真音频
，特别涉及一种高保真音频设备及其控制方法。

技术介绍

[0002]高保真音频(HDA，High Definition Audio)是一种基于电脑(PC)平台的音频总线。图1示出当前PC平台中的HDA设备架构示意图，如图1所示，计算机主板上通常包括CPU、北桥(MCH，Memory Controller Hub)以及南桥(ICH，I/O Controller Hub)三个芯片，其中北桥芯片主要负责CPU与内存之间的数据交换，而南桥芯片主要是负责I/O接口等一些外设接口的控制、IDE设备的控制及附加功能等。基于此，在现有的HDA设备中，HDA控制器设置于南桥芯片中，音频软件通过驱动与CPU进行通信，CPU通过北桥与所述HDA控制器进行通信，所述HDA控制器通过HDA总线控制高保真音频编解码器(HDA codec)芯片的音频流及采样参数等配置信息。
[0003]所述HDA总线由总线时钟BCLK、同步信号SYNC、放音数据SDO、录音数据SDI以及总线复位信号RST#这5根信号线组成，图2示出所述HDA总线总各信号线的时序关系。如图2所示，总线时钟BCLK在codec非休眠期间都会持续有效，以驱动所述codec正常工作。HDA总线的帧频率为48kHz，SDO/SDI在每帧的帧头SYNC开始时传输命令以及紧接着的音频数据流，当音频数据在本帧中传输完成但还未开始下一帧时，则需将后续数据补0。
[0004]可以看出，所述HDA总线的效率不高，在实际工作时总线存在大量的空载期，但BCLK却持续工作，带来不必要的功耗。目前的HDA总线标准可在codec进入休眠后，将BCLK时钟关闭，但若发生诸如耳机插拔状态改变时间时，则会唤醒所述codec，而所述codec则会进一步地主动唤醒整个HDA总线。图3示出所述codec主动唤醒的时序示意图。如图3所示，虽然耳机插拔等事件并非与HDA音频播放事件强相关，但唤醒后HDA总线也会持续工作，带来额外功耗。此外，传统的HDA codec芯片都为专用芯片，HDA标准决定了HDA codec需要一一映射外部音频设备，因此传统HDA codec芯片需为不同的外设场景开发不同的codec芯片。若非定制的HDA codec芯片，多数情况下会存在HDA codec通道冗余的情况，即实际工作时这些通道不会用到但依然会持续被总线时钟BCLK持续驱动，导致额外的功耗。
[0005]针对HDA功耗较高等缺点，有研究提出了一种新的音频总线SoundWire，其可适用于移动和PC行业的音频接口。相较而言，其比HDA功耗更低，总线时钟和帧配置更灵活，但其总线协议比HDA更复杂，因此暂难以广泛应用于PC平台中。

技术实现思路

[0006]针对现有技术中的部分或全部问题，为了在高保真音频(HDA，High Definition Audio)总线标准基础上降低编解码器的整体功耗，本专利技术第一方面提出一种高保真音频设备，其将编解码器codec与嵌入式控制器(EC，Embed Controller)集成在一起，所述编解码器与所述嵌入式控制器可通信地连接。
[0007]进一步地，所述嵌入式控制器包括：
[0008]通信总线，包括精简引脚总线(LPC，Low Pin Count Bus)、和/或增强型串行外设接口(eSPI，enhanced Serial Peripheral Interface)，其用于将低速外设信息传递至CPU；
[0009]处理器模块，其用于控制通信总线及外设；
[0010]存储器，其用于存储数据、和/或程序；
[0011]至少一个外设，所述至少一个外设通过片内总线与所述通信总线、处理器模块以及存储器可通信地连接。
[0012]进一步地，所述片内总线包括高级处理器总线架构(AMBA，Advanced microcontroller bus architecture)中的高级高性能总线(AHB，Advanced High performance Bus)或高级外围总线(APB，Advanced Peripheral Bus)。
[0013]进一步地，所述编解码器包括HDA总线时钟门控模块，所述HDA总线时钟门控模块用于控制所述编解码器内部的时钟，包括：
[0014]在空载期间关闭所述编解码器内部的时钟。
[0015]进一步地，所述编解码器被配置为嵌入式控制器的一个外设，与所述通信总线、处理器模块以及存储器集成在同一晶粒上，所述编解码器通过高级处理器总线架构与所述嵌入式控制器的通信总线、处理器模块以及存储器可通信地连接。
[0016]进一步地，所述编解码器及嵌入式控制器均为独立的晶粒，所述编解码器与嵌入式控制器集成于同一芯片中，所述编解码器通过直接可控制线与所述嵌入式控制器可通信地连接。
[0017]进一步地，所述高保真音频设备还包括控制器，所述控制器设置于南桥芯片中，所述南桥芯片通过精简引脚总线(LPC，Low Pin Count Bus)、和/或增强型串行外设接口(eSPI，enhanced Serial Peripheral Interface)与所述嵌入式控制器可通信地连接。
[0018]本专利技术第二方面提供一种如前所述的高保真音频设备的控制方法，包括：
[0019]通过嵌入式控制器检测所述编解码器中的唤醒事件，并上报至驱动模块；以及
[0020]所述驱动模块对所述唤醒事件进行处理，以确定是否唤醒所述编解码器。
[0021]进一步地，所述控制方法还包括：
[0022]通过所述编解码器根据采样参数确定每帧中有效负载时长；以及
[0023]在空载期主动关闭所述编解码器内部的总线时钟。
[0024]本专利技术提供的一种高保真音频设备及其控制方法，通过将嵌入式控制器与HDA编解码器集成于一体，仅需一颗芯片即可实现嵌入式控制器及编解码器功能，有效减少了系统级BOM成本，节省了PCB空间。所述HDA编解码器可直接与所述嵌入式控制器通信，利用嵌入式控制器长期工作的特点对HDA编解码器中的唤醒事件进行检测及上报，还可以减少HDA编解码器的不必要的唤醒，从而减少系统级功耗。此外，所述设备中的HDA编解码器可根据采样参数确定每帧中有效负载时长，在空载期在HDA编解码器内部主动关闭总线时钟，从而进一步地减少HDA编解码器整体功耗。
附图说明
[0025]为进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将
不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
[0026]图1示出现有技术中PC平台中的HDA设备架构示意图；
[0027]图2示出现有技术中的HDA总线中总各信号线的时序关系示意图；
[0028]图3示出现有技术中编解码器主动唤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高保真音频设备，其特征在于，将编解码器与嵌入式控制器集成在一起，所述编解码器与所述嵌入式控制器可通信地连接。2.如权利要求1所述的高保真音频设备，其特征在于，所述嵌入式控制器包括：通信总线，包括精简引脚总线和/或增强型串行外设接口，所述通信总线被配置为将低速外设信息传递至CPU；处理器模块，其被配置为控制所述通信总线及外设；存储器，其被配置为存储数据、和/或程序；至少一个外设，其通过片内总线与所述通信总线、处理器模块以及存储器可通信地连接。3.如权利要求2所述的高保真音频设备，其特征在于，所述少一个外设通过高级处理器总线架构中的高级高性能总线或高级外围总线与所述通信总线、处理器模块以及存储器可通信地连接。4.如权利要求1所述的高保真音频设备，其特征在于，所述编解码器包括高保真音频总线时钟门控模块，所述高保真音频总线时钟门控模块被配置为控制所述编解码器内部的时钟，包括：在空载期间关闭所述编解码器的内部的时钟。5.如权利要求2所述的高保真音频设备，其特征在于，所述编解码器被配置为嵌入式控制器的一个...

【专利技术属性】
技术研发人员：吴键，曹国梁，
申请(专利权)人：华大半导体成都有限公司，
类型：发明
国别省市：