本发明专利技术公开了一种共模噪声检测电路及数字隔离器，共模噪声检测电路，其包括：信号检测模块，具有第一接收端、第二接收端、第一输出端与第二输出端；所述第一接收端与所述第二接收端用于连接在接收负载的两端，所述第一输出端用于在共模噪声信号发生时输出第一共模噪声信号，所述第二输出端用于在共模噪声信号发生时输出第二共模噪声信号；逻辑运算模块，分别与所述第一输出端以及所述第二输出端连接，用于根据所述第一共模噪声信号与所述第二共模噪声信号进行逻辑运算并输出检测信号。本发明专利技术通过逻辑运算模块对输出的共模噪声进行检测，相对现有中采用基准电压与比较器组成的检测电路，不仅检测速度更快，且功耗更低。且功耗更低。且功耗更低。
【技术实现步骤摘要】
一种共模噪声检测电路及数字隔离器
[0001]本专利技术涉及隔离芯片
，尤其涉及的是一种共模噪声检测电路及数字隔离器。
技术介绍
[0002]在很多应用场合，考虑到隔离噪声和电气安全的问题，需要用到数字隔离器，数字隔离器广泛运用于医疗、工业以及通讯等领域。在隔离器使用的环境中，最主要的问题是解决接收端的瞬态共模噪声(Common
‑
ModeTransient，CMT)的干扰问题，数字隔离器的共模瞬态抗干扰能力的强弱成为了评估数字隔离器非常重要的指标。若存在共模噪声，会造成吸纳后丢失以及损坏器件的问题，因而需要对共模噪声进行抑制。要抑制共模噪声则需要对共模噪声进行检测，现有的在接收端电路中检测共模噪声的电路一般由基准电压源和比较器组成，虽然能够对共模噪声进行检测，但是检测速度慢且功耗较大。
[0003]因此，现有技术还有待于改进和发展。
技术实现思路
[0004]鉴于上述现有技术的不足，本专利技术的目的在于提供一种共模噪声检测电路及数字隔离器，以解决现有共模噪声检测电路存在的检测速度慢且功耗较大的问题。
[0005]本专利技术的技术方案如下：
[0006]一种共模噪声检测电路，其包括：
[0007]信号检测模块，具有第一接收端、第二接收端、第一输出端与第二输出端；所述第一接收端与所述第二接收端用于连接在接收负载的两端，所述第一输出端用于在共模噪声信号发生时输出第一共模噪声信号，所述第二输出端用于在共模噪声信号发生时输出第二共模噪声信号；
[0008]逻辑运算模块，分别与所述第一输出端以及所述第二输出端连接，用于根据所述第一共模噪声信号与所述第二共模噪声信号进行逻辑运算并输出检测信号。
[0009]本专利技术的进一步设置，所述逻辑运算模块包括：逻辑运算单元与输出缓冲单元；其中，
[0010]所述逻辑运算单元分别与所述第一输出端以及所述第二输出端连接，用于根据所述第一共模噪声信号与所述第二共模噪声信号输出检测信号；
[0011]所述输出缓冲单元与所述逻辑运算单元连接，用于缓冲输出所述检测信号。
[0012]本专利技术的进一步设置，所述逻辑运算单元包括：第一反相器与或门；其中，
[0013]所述第一反相器的输入端与所述第二输出端连接，所述第一反相器的输出端与所述或门的第二输入端连接；
[0014]所述或门的第一输入端与所述第一输出端连接；
[0015]所述或门的输出端与所述输出缓冲单元连接。
[0016]本专利技术的进一步设置，所述输出缓冲单元包括：第二反相器与第三反相器；其中，
[0017]所述第二反相器的输入端与所述或门的输出端连接；
[0018]所述第二反相器的输出端与所述第三反相器的输入端连接。
[0019]本专利技术的进一步设置，所述信号检测模块包括：至少一个第一电流镜、至少一个第二电流镜、第一电阻、第二电阻、第一电容与第二电容；其中，
[0020]所述第一电阻的一端与所述第二电阻的一端连接，所述第一电阻的另一端与第一接收端连接；
[0021]所述第二电阻的另一端与第二接收端连接；
[0022]所述第一电流镜接入电源电压，并分别与所述第一接收端、所述第二接收端以及所述第一电阻与所述第二电阻的共接端连接；
[0023]所述第二电流镜分别与所述第一接收端、所述第二接收端以及所述第一电阻与所述第二电阻的共接端连接，并接地；
[0024]所述第一电容的一端为第一接收端；所述第二电容的一端为第二接收端。
[0025]本专利技术的进一步设置，所述第一电流镜包括：第一MOS管、第二MOS管与第三MOS管；其中，
[0026]所述第一MOS管的栅极与漏极连接；
[0027]所述第一MOS管的栅极分别与所述第二MOS管的栅极以及所述第三MOS管的栅极连接；
[0028]所述第一MOS管的源极接入电源电压，所述第一MOS管的漏极与所述第一电阻、所述第二电阻的共接端连接；
[0029]所述第二MOS管的源极接入电源电压，所述第二MOS管的漏极与所述第一接收端连接；
[0030]所述第三MOS管的源极接入电源电压，所述第三MOS管的漏极与所述第二接收端连接。
[0031]本专利技术的进一步设置，所述第二电流镜包括：第四MOS管、第五MOS管与第六MOS管；其中，
[0032]所述第四MOS管的栅极与漏极连接；
[0033]所述第四MOS管的栅极分别与所述第五MOS管与所述第六MOS管的栅极连接；
[0034]所述第四MOS管的漏极与所述第一电阻、所述第二电阻的共接端连接；
[0035]所述第四MOS管的源极接地；
[0036]所述第五MOS管的漏极与所述第一接收端连接；
[0037]所述第五MOS管的源极接地；
[0038]所述第六MOS管的漏极与所述第二接收端连接；
[0039]所述第六MOS管的源极接地。
[0040]本专利技术的进一步设置，所述第一MOS管、所述第二MOS管与所述第三MOS管为P型MOS管；所述第四MOS管、所述第五MOS管与所述第六MOS管为N型MOS管。
[0041]本专利技术的进一步设置，所述第二MOS管的漏极与所述第五MOS管的漏极与所述第二输出端连接；所述第三MOS管的漏极与所述第六MOS管的漏极与所述第一输出端连接。
[0042]一种数字隔离器，其包括如上述所述的共模噪声检测电路。
[0043]本专利技术所提供的一种共模噪声检测电路及数字隔离器，共模噪声检测电路，其包
括：信号检测模块，具有第一接收端、第二接收端、第一输出端与第二输出端；所述第一接收端与所述第二接收端用于连接在接收负载的两端，所述第一输出端用于在共模噪声信号发生时输出第一共模噪声信号，所述第二输出端用于在共模噪声信号发生时输出第二共模噪声信号；逻辑运算模块，分别与所述第一输出端以及所述第二输出端连接，用于根据所述第一共模噪声信号与所述第二共模噪声信号进行逻辑运算并输出检测信号。本专利技术通过逻辑运算模块对输出的共模噪声进行检测，相对现有中采用基准电压与比较器组成的检测电路，不仅检测速度更快，且功耗更低。
附图说明
[0044]为了更清楚的说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0045]图1是本专利技术中共模噪声检测电路的功能模块架构图。
[0046]图2是本专利技术中逻辑运算模块的电路原理图。
[0047]图3是本专利技术一个实施例中信号检测模块的电路原理图1。
[0048]图4是本专利技术一个实施例中检测信号的波形图。
[0049]图5是本专利技术一个实施例中信号检测模块的电路原理图2。
[0050]图本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种共模噪声检测电路，其特征在于，包括：信号检测模块，具有第一接收端、第二接收端、第一输出端与第二输出端；所述第一接收端与所述第二接收端用于连接在接收负载的两端，所述第一输出端用于在共模噪声信号发生时输出第一共模噪声信号，所述第二输出端用于在共模噪声信号发生时输出第二共模噪声信号；逻辑运算模块，分别与所述第一输出端以及所述第二输出端连接，用于根据所述第一共模噪声信号与所述第二共模噪声信号进行逻辑运算并输出检测信号。2.根据权利要求1所述的共模噪声检测电路，其特征在于，所述逻辑运算模块包括：逻辑运算单元与输出缓冲单元；其中，所述逻辑运算单元分别与所述第一输出端以及所述第二输出端连接，用于根据所述第一共模噪声信号与所述第二共模噪声信号输出检测信号；所述输出缓冲单元与所述逻辑运算单元连接，用于缓冲输出所述检测信号。3.根据权利要求2所述的共模噪声检测电路，其特征在于，所述逻辑运算单元包括：第一反相器与或门；其中，所述第一反相器的输入端与所述第二输出端连接，所述第一反相器的输出端与所述或门的第二输入端连接；所述或门的第一输入端与所述第一输出端连接；所述或门的输出端与所述输出缓冲单元连接。4.根据权利要求3所述的共模噪声检测电路，其特征在于，所述输出缓冲单元包括：第二反相器与第三反相器；其中，所述第二反相器的输入端与所述或门的输出端连接；所述第二反相器的输出端与所述第三反相器的输入端连接。5.根据权利要求1所述的共模噪声检测电路，其特征在于，所述信号检测模块包括：至少一个第一电流镜、至少一个第二电流镜、第一电阻、第二电阻、第一电容与第二电容；其中，所述第一电阻的一端与所述第二电阻的一端连接，所述第一电阻的另一端与第一接收端连接；所述第二电阻的另一端与第二接收端连接；所述第一电流镜接入电源电压，并分别与所述第一接收端、所述第二接收端以及所述第一电阻与所述第二电阻的共接端连接；所述第二电流镜...
【专利技术属性】
技术研发人员：周识，
申请(专利权)人：深圳锐来博微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。