检测总线干扰信号的控制电路与方法技术

本发明专利技术提供一种检测总线干扰信号的控制电路与方法，包括：输入端，接收来自总线的数据信号与频率信号；计数器，对基于频率信号的低水平期间的时间或次数进行计算；比较器，接收计数器计数而得的时间的输出以及临界值，通过比较该时间与临界值，以产生比较结果；以及错误检测器，耦接以接收比较器输出的比较结果，产生错误旗标。在比较结果是显示频率信号的低水平期间有水平变化时，错误检测器产生错误旗标。标。标。

【技术实现步骤摘要】
检测总线干扰信号的控制电路与方法


[0001]本专利技术涉及一种检测总线干扰信号的控制电路及其方法。

技术介绍

[0002]I2C总线在硬件上具有两条线路，其为传送数据信号SDA(Serial Data Line)的数据线与传送频率信号SCL(Serial Clock Line)的频率线，所有I2C装置都并接这两条线。I2C在传送数据过程中共有三种类型信号，其分别是开始信号、结束信号和应答信号。开始信号是指频率信号SCL为高电平时，数据信号SDA由高电平降为低电平，开始传送数据。结束信号是频率信号SCL为高电平时，数据信号SDA由低电平升为高电平，结束传送数据。
[0003]如果I2C总线的信号波型发生形变，会让I2C总线上的从级(slave)装置发生错误动作。I2C波型形变的产生可能源自信号干扰、硬件设计或者IC本身控制流程。例如，I2C总线通过晶体管(如MOS
‑
FET)来实现电平转换器(level shift)而转换电压，如果I2C波型产生形变，造成I2C装置产生错误动作。电平转换器中会有3V的I2C总线和5V的I2C总线。但是，只要其中一侧的信号为低电平，另外一侧的信号也会被拉到低电平。
[0004]如图1所示，在3V的I2C的频率信号SCL上，信号在下降缘，其经过晶体管(MOS
‑
FET)电路后，在5V的I2C的频率信号SCL会看出干扰(glitch)信号，亦即在I2C的频率信号SCL上会产生干扰信号。本来应该是低水平的信号就是为高水平。此时，对于I2C总线的从级装置便会就会误判成I2C总线的开始信号，进而误动作并产生错误行为。这个问题会导致使用者很难自行侦错，也不易判断波型的正确性。
[0005]因此，需要由电路的控制器(如微控制器，MCU)来明确出波型有错误，进而避免装置因此而产生误动作，如此才能进一步修正问题。

技术实现思路

[0006]基于上述说明，根据本专利技术一实施例，提供一种检测总线干扰信号的控制电路，包括：输入端，接收来自总线的数据信号与频率信号；计数器，对基于所述频率信号的低水平期间的时间或次数进行计算；比较器，接收所述计数器计数而得的所述时间的输出以及临界值，通过比较所述时间与所述临界值，以产生比较结果；以及错误检测器，耦接以接收所述比较器输出的所述比较结果，产生错误旗标，其中在所述比较结果是显示所述频率信号的低水平期间有水平变化时，所述错误检测器产生错误旗标。
[0007]根据本专利技术一实施例，在上述检测总线干扰信号的控制电路，所述计数器是架构成测量在所述频率信号变为低水平之前所述数据信号为低水平的测量时间，且所述比较器比较所述测量时间与所述临界值，当所述测量时间小于所述临界值时，所述错误检测器产生所述错误旗标，其中所述临界值为所述总线的起始条件保持时间。
[0008]根据本专利技术一实施例，在上述检测总线干扰信号的控制电路，所述计数器是架构成测量在所述频率信号的所述低水平期间的测量时间，且所述比较器比较所述测量时间与所述临界值，当所述测量时间小于所述临界值时，所述错误检测器产生所述错误旗标，其中
所述临界值为所述总线的所述低水平期间的内定值。
[0009]根据本专利技术一实施例，在上述检测总线干扰信号的控制电路，控制电路更包括累加器，耦接于所述计数器，用以累加所述频率信号的各周期的所述低水平期间。
[0010]根据本专利技术一实施例，在上述检测总线干扰信号的控制电路，更包括第一水平判断元件与第二水平判断元件，用以分别接收所述频率信号，对所述频率信号的水平进行判断并输出高或低水平的输出信号。所述计数器更包括：第一计数单元，接收所述第一水平判断元件的所述输出信号的下降边缘或上升边缘进行计数，以产生第一计数值；以及第二计数单元，接收所述第二水平判断元件的所述输出信号的下降边缘或上升边缘进行计数，以产生第二计数值。所述比较器比较所述第一计数值与所述第二计数值，以产生所述比较结果，及所述错误检测器基于所述比较结果，在所述第一计数值与所述第二计数值不一致时，产生所述错误旗标。
[0011]根据本专利技术一实施例，在上述检测总线干扰信号的控制电路，其中所述第一水平判断元件为TTL水平判断元件，且所述第二水平判断元件为史密特触发水平判断元件。
[0012]根据本专利技术一实施例，在上述检测总线干扰信号的控制电路，更包括第一水平判断元件与第二水平判断元件，用以分别接收所述频率信号，对所述频率信号的水平进行判断并输出高或低水平的输出信号。所述计数器架构成：当所述第一水平判断元件判断出所述输出信号有下降边缘或上升边缘，将计数值增加一单位，当所述第二水平判断元件判断出所述输出信号有下降边缘或上升边缘，将计数值减少一单位。所述错误检测器在所述计数器的所述计数值不为0时，产生所述错误旗标。
[0013]根据本专利技术另一实施例，提供一种检测总线干扰信号的方法，包括：接收所述总线的数据信号与频率信号；对基于所述频率信号的低水平期间的时间或次数进行计算；将所述时间以及临界值进行比较，以产生比较结果；以及基于所述比较结果，在所述比较结果是显示所述频率信号的低水平期间有水平变化时，产生错误旗标。
[0014]根据本专利技术一实施例，在上述检测总线干扰信号的方法，其中所述时间的计算是测量在所述频率信号变为低水平之前所述数据信号为低水平的测量时间，及所述临界值为所述总线的起始条件保持时间，当所述测量时间小于所述临界值时，产生所述错误旗标。
[0015]根据本专利技术一实施例，在上述检测总线干扰信号的方法，其中所述时间的计算是测量在所述频率信号的所述低水平期间的测量时间，且所述临界值为所述总线的所述低水平期间的内定值，当所述测量时间小于所述临界值时，产生所述错误旗标。
[0016]根据本专利技术一实施例，在上述检测总线干扰信号的方法，更包括：累加所述频率信号的各周期的所述低水平期间。
[0017]根据本专利技术一实施例，在上述检测总线干扰信号的方法，更包括：利用第一水平判断方式与第二水平判断方式，对所述频率信号的水平进行判断并产生高或低水平的输出信号；对所述第一水平判断方式产生的所述输出信号的下降边缘或上升边缘进行计数，以产生第一计数值；对所述第二水平判断方式产生的所述输出信号的下降边缘或上升边缘进行计数，以产生第二计数值；比较所述第一计数值与所述第二计数值，以产生所述比较结果；及基于所述比较结果，在所述第一计数值与所述第二计数值不一致时，产生所述错误旗标。
[0018]根据本专利技术一实施例，在上述检测总线干扰信号的方法，其中所述第一水平判断方式为基于TTL，且所述第二水平判断方式为基于史密特触发水平判断元件。
[0019]根据本专利技术一实施例，在上述检测总线干扰信号的方法，更包括：利用第一水平判断方式与第二水平判断方式，对所述频率信号的水平进行判断并产生高或低水平的输出信号；当所述第一水平判断方式判断所述输出信号具有下降边缘或上升边缘，将计数值增加一单位；当所述第二水平判断方式判断所述输出信号具有下降边缘或上升边缘时，将所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种检测总线干扰信号的控制电路，其特征在于，包括：输入端，接收来自总线的数据信号与频率信号；计数器，对基于所述频率信号的低水平期间的时间或次数进行计算；比较器，接收所述计数器计数而得的所述时间的输出以及临界值，通过比较所述时间与所述临界值，以产生比较结果；以及错误检测器，耦接所述比较器以接收所述比较结果，产生错误旗标，其中在所述比较结果是显示所述频率信号的低水平期间有水平变化时，所述错误检测器产生错误旗标。2.根据权利要求1所述的检测总线干扰信号的控制电路，其特征在于，所述计数器是架构成测量在所述频率信号变为低水平之前所述数据信号为低水平的测量时间，所述比较器比较所述测量时间与所述临界值，当所述测量时间小于所述临界值时，所述错误检测器产生所述错误旗标，其中所述临界值为所述总线的起始条件保持时间。3.根据权利要求1所述的检测总线干扰信号的控制电路，其特征在于，所述计数器是架构成测量在所述频率信号的所述低水平期间的测量时间，所述比较器比较所述测量时间与所述临界值，当所述测量时间小于所述临界值时，所述错误检测器产生所述错误旗标，其中所述临界值为所述总线的所述低水平期间的内定值。4.根据权利要求3所述的检测总线干扰信号的控制电路，其特征在于，还包括累加器，耦接于所述计数器，用以累加所述频率信号的各周期的所述低水平期间。5.根据权利要求1所述的检测总线干扰信号的控制电路，其特征在于，还包括第一水平判断元件与第二水平判断元件，用以分别接收所述频率信号，对所述频率信号的水平进行判断并输出高或低水平的输出信号，其中所述计数器还包括：第一计数单元，接收所述第一水平判断元件的所述输出信号的下降边缘或上升边缘进行计数，以产生第一计数值；以及第二计数单元，接收所述第二水平判断元件的所述输出信号的下降边缘或上升边缘进行计数，以产生第二计数值，所述比较器比较所述第一计数值与所述第二计数值，以产生所述比较结果，及所述错误检测器基于所述比较结果，在所述第一计数值与所述第二计数值不一致时，产生所述错误旗标。6.根据权利要求5所述的检测总线干扰信号的控制电路，其特征在于，所述第一水平判断元件为TTL水平判断元件，且所述第二水平判断元件为史密特触发水平判断元件。7.根据权利要求1所述的检测总线干扰信号的控制电路，其特征在于，还包括第一水平判断元件与第二水平判断元件，用以分别接收所述频率信号，对所述频率信号的水平进行判断并输出高或低水平的输出信号，其中所述计数器架构成：当所述第一水平判...

【专利技术属性】
技术研发人员：邱达进，涂结盛，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：