半导体器件制造技术

一种半导体器件包括被布置在层间介电膜上的多个电阻膜。多个电阻膜中的每一个在平面图中在第一方向上延伸。多个电阻膜在平面图中被布置成在与第一方向正交的第二方向上间隔开。多个电阻膜被划分成第一组、第二组和第三组。第一组在第二方向上位于第二组与第三组之间。属于第二组的多个第二电阻膜的每一个的第二宽度变化量和属于第三组的多个第三电阻膜的每一个的第三宽度变化量大于属于第一组的多个第一电阻膜中的每一个的第一宽度变化量。多个第一电阻膜中的每一个的第一宽度变化量。多个第一电阻膜中的每一个的第一宽度变化量。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]于2022年4月21日提交的日本专利申请号2022
‑
069987的公开内容(包括说明书、附图和摘要)以其整体通过引用并入本文。


[0003]本公开涉及一种半导体器件。

技术介绍

[0004]下面列出了公开的技术。
[0005][专利文献1]日本未审查专利申请公开号2011
‑
155192
[0006]专利文献1中描述的半导体器件包括层间介电膜和多个电阻膜。多个电阻膜被布置在层间介电膜上。多个电阻膜中的每一个都沿着第一方向延伸。多个电阻膜被布置成沿着与第一方向正交的第二方向间隔开。

技术实现思路

[0007]多个电阻膜中的每一个的宽度被设计为是恒定的。然而，难以使多个电阻膜中的每一个的宽度保持恒定，并且在使用多个电阻膜中的一些的宽度未落在预定范围内的电路时，电路的准确度降低。因此，需要增加多个电阻膜的数目并且使用宽度未落在预定范围内的电阻膜作为不在电路中使用的虚设电阻膜，这增加了芯片面积。根据本说明书的描述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：层间介电膜；和多个电阻膜，被布置在所述层间介质膜上，其中所述多个电阻膜中的每一个在平面图中在沿着所述层间介电膜的上表面的第一方向上延伸，其中所述多个电阻膜在平面图中被布置成在沿着所述层间介电膜的上表面且与所述第一方向正交的第二方向上间隔开，其中所述多个电阻膜被划分成第一组、第二组和第三组，其中所述第一组在所述第二方向上位于所述第二组和所述第三组之间，其中属于所述第二组的多个第二电阻膜中的每一个的第二宽度变化量和属于所述第三组的多个第三电阻膜中的每一个的第三宽度变化量大于属于所述第一组的多个第一电阻膜中的每一个的第一宽度变化量，其中所述第一宽度变化量是参考宽度与所述多个第一电阻膜中的每一个的宽度之间的差，其中所述第二宽度变化量是所述参考宽度与所述多个第二电阻膜中的每一个的宽度之间的差，其中所述第三宽度变化量是所述参考宽度与所述多个第三电阻膜中的每一个的宽度之间的差，其中所述参考宽度是所述多个电阻膜之一在所述第二方向上、在中心处的宽度，其中所述多个第一电阻膜与第一电路组电连接，其中所述多个第二电阻膜的至少一部分和/或所述多个第三电阻膜的至少一部分与不同于所述第一电路组的第二电路组电连接。2.根据权利要求1所述的半导体器件，其中所述多个第二电阻膜和所述多个第三电阻膜与所述第二电路组电连接。3.根据权利要求2所述的半导体器件，其中所述多个第二电阻膜中的每一个的宽度和所述多个第三电阻膜中的每一个的宽度小于所述参考宽度。4.根据权利要求3所述的半导体器件，其中，在所述第一方向上，所述多个第二电阻膜中的每一个的长度短于所述多个第一电阻膜中的每一个的长度。5.根据权利要求2所述的半导体器件，其中所述多个第二电阻膜中的每一个的宽度和所述多个第三电阻膜中的每一个的宽度大于所述参考宽度。6.根据权利要求2所述的半导体器件，其中随着距所...

【专利技术属性】
技术研发人员：白石信仁，森本康夫，船户是宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：