一种高速线缆测试装置制造方法及图纸

本发明专利技术公开了一种高速线缆测试装置，涉及电路领域，针对不同的待测高速线缆，通过设置的治具板对处理器发送的高速总线信号进行相应处理，使处理后的高速总线信号和待测高速线缆实现对接，最终处理器对待测高速线缆反馈的信号进行可靠性测试，通过改变治具板对高速总线信号的处理方式以适应各种待测高速线缆，无需针对不同的待测高速线缆搭配不同的服务器整机，测试方法通用、测试装置统一，大大减少了测试平台成本以及人力资源成本。测试平台成本以及人力资源成本。测试平台成本以及人力资源成本。

【技术实现步骤摘要】
一种高速线缆测试装置


[0001]本专利技术涉及电路领域，特别是涉及一种高速线缆测试装置。

技术介绍

[0002]在服务器系统设计中，高速信号在板卡间的互联多使用金手指或高速线缆。随着服务器技术发展，对信号的延迟、损耗等要求更严格，普通金手指的板间互联方案已经无法满足大多数的高速信号板间互联要求。高速线缆凭借其通用性强、SI性能好、可定制等优点，已逐步成为了服务器系统中高速信号板间互联的主流方案。
[0003]高速线缆根据接口类型分为Mini SAS接口、Oculink接口、MCIO接口、Slimline等；根据信号类型又分为SAS线缆、PCIe线缆、CXL线缆等；根据带宽不同分为，x4通道、x8通道、x16通道等。不同高速线缆均需要开发测试人员在高速线缆出厂时，根据不同的高速信号协议规定的信号质量要求进行高速线缆可靠性测试。现有技术多使用服务器整机进行高速线缆可靠性测试，不同设备使用的高速线缆需搭配不同的服务器整机，测试方法不通用、测试装置不统一，对测试平台成本、人力资源成本造成了极大浪费。因此当前亟需专利技术一种通用的高速线缆测试方法及装置。

技术实现思路

[0004]本专利技术的目的是提供一种高速线缆测试装置。无需针对不同的高速线缆搭配不同的服务器整机，测试方法通用、测试装置统一，大大减少了测试平台成本以及人力资源成本。
[0005]为解决上述技术问题，本专利技术提供了一种高速线缆测试装置，该装置包括：
[0006]处理器，所述处理器与治具板连接，用于向所述治具板发送高速总线信号并接收待测高速线缆通过所述治具板反馈的信号以实现对所述待测高速线缆的可靠性分析；
[0007]所述治具板，所述治具板的高速总线信号输出端与所述待测高速线缆的第一端连接，高速总线信号输入端与所述待测高速线缆的第二端连接，用于对所述处理器发送的高速总线信号进行处理以使处理后的高速总线信号满足所述待测高速线缆进行可靠性测试的要求。
[0008]优选地，对所述处理器发送的高速总线信号进行处理，包括：
[0009]将所述处理器发送的高速总线信号进行打乱和\或分割操作。
[0010]优选地，所述处理器与所述治具板之间通过高速slot或者连接器连接。
[0011]优选地，所述处理器设置于测试板上，所述测试板还包括：
[0012]与所述处理器连接的VGA接口和/或USB接口和/或BMC板载控制器和/或RJ45接口。
[0013]优选地，所述治具板为PCIe卡，所述PCIe卡包括：
[0014]PCIe Swith芯片，所述PCIe Swith芯片分别与所述高速总线信号输出端以及所述高速总线信号输入端连接，用于对所述处理器发送的高速总线信号进行处理以使处理后的高速总线信号满足所述待测高速线缆进行可靠性测试的要求。
[0015]优选地，所述PCIe卡还包括：
[0016]与所述PCIe Swith芯片连接的UART接口和/或GPIO接口和/或I2C接口。
[0017]优选地，该装置还包括：
[0018]转接板，所述转接板的第一输入端与所述治具板的高速总线信号输出端连接，所述转接板的第一输出端与所述待测高速线缆的第一端连接，所述转接板的第二输入端与所述待测高速线缆的第二端连接，所述转接板的第二输出端与所述治具板的高速总线信号输入端连接。
[0019]优选地，所述转接板与所述治具板之间通过预设长度的转接线连接。
[0020]优选地，所述转接板还包括：
[0021]转接板处理器，所述转接板处理器分别与所述第一输入端、所述第一输出端、所述第二输入端以及所述第二输出端连接，用于对所述待测高速线缆的损耗进行调整。
[0022]优选地，所述转接板还包括：
[0023]与所述转接板处理器连接的GPIO接口和/或I2C接口。
[0024]本专利技术提供的一种高速线缆测试装置，针对不同的待测高速线缆，通过设置的治具板对处理器发送的高速总线信号进行相应处理，使处理后的高速总线信号和待测高速线缆实现对接，最终处理器对待测高速线缆反馈的信号进行可靠性测试，通过改变治具板对高速总线信号的处理方式以适应各种待测高速线缆，无需针对不同的待测高速线缆搭配不同的服务器整机，测试方法通用、测试装置统一，大大减少了测试平台成本以及人力资源成本。
附图说明
[0025]为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1为本专利技术提供的一种高速线缆测试装置的结构示意图；
[0027]图2为本专利技术提供的另一种高速线缆测试装置的结构示意图；
[0028]图3为本专利技术提供的一种测试板的结构示意图；
[0029]图4为本专利技术提供的一种治具板的结构示意图；
[0030]图5为本专利技术提供的一种转接板的结构示意图。
具体实施方式
[0031]本专利技术的核心是提供一种高速线缆测试装置。无需针对不同的高速线缆搭配不同的服务器整机，测试方法通用、测试装置统一，大大减少了测试平台成本以及人力资源成本。
[0032]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0033]本专利技术提供了一种高速线缆测试装置，请参考图1，图1为本专利技术提供的一种高速线缆测试装置的结构示意图，该装置包括：
[0034]处理器1，处理器1与治具板2连接，用于向治具板2发送高速总线信号并接收待测高速线缆5通过治具板2反馈的信号以实现对待测高速线缆5的可靠性分析；
[0035]治具板2，治具板2的高速总线信号输出端与待测高速线缆5的第一端连接，高速总线信号输入端与待测高速线缆5的第二端连接，用于对处理器1发送的高速总线信号进行处理以使处理后的高速总线信号满足待测高速线缆5进行可靠性测试的要求。
[0036]对于高速线缆的可靠性测试包括功能测试，如对速率、带宽等参数的测试，性能测试，如对信号传输速率是否满足要求的测试，还包括压力测试等，其中处理器1可以设置于专门的测试板3上，也可以设置于支持高速总线协议的服务器整机或PC整机上。处理器1中的测试软件可实现对待测高速线缆5的可靠性测试，例如在高线总线压力测试下实现丢包率、误码率分析等。处理器1向治具板2发送的高速总线信号经处理后传输至待测高速线缆5，处理后的高速总线信号经过待测高速线缆5后回到治具板2，治具板2再将反馈的信号输入至处理器1，处理器1中的测试软件对信号进行相关分析后就可以得到待测高速线缆5的可靠性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速线缆测试装置，其特征在于，该装置包括：处理器，所述处理器与治具板连接，用于向所述治具板发送高速总线信号并接收待测高速线缆通过所述治具板反馈的信号以实现对所述待测高速线缆的可靠性分析；所述治具板，所述治具板的高速总线信号输出端与所述待测高速线缆的第一端连接，高速总线信号输入端与所述待测高速线缆的第二端连接，用于对所述处理器发送的高速总线信号进行处理以使处理后的高速总线信号满足所述待测高速线缆进行可靠性测试的要求。2.如权利要求1所述的高速线缆测试装置，其特征在于，对所述处理器发送的高速总线信号进行处理，包括：将所述处理器发送的高速总线信号进行打乱和\或分割操作。3.如权利要求1所述的高速线缆测试装置，其特征在于，所述处理器与所述治具板之间通过高速slot或者连接器连接。4.如权利要求1所述的高速线缆测试装置，其特征在于，所述处理器设置于测试板上，所述测试板还包括：与所述处理器连接的VGA接口和/或USB接口和/或BMC板载控制器和/或RJ45接口。5.如权利要求1所述的高速线缆测试装置，其特征在于，所述治具板为PCIe卡，所述PCIe卡包括：PCIe Swith芯片，所述PCIe Swith芯片分别与所述高速总线信号输出端以及所述高...

【专利技术属性】
技术研发人员：吴则贤，张思盖，
申请(专利权)人：浪潮商用机器有限公司，
类型：发明
国别省市：