一种基于自调整等精度测频系统及方法技术方案

本发明专利技术涉及测频系统及方法技术领域，且公开了一种基于自调整等精度测频系统及方法，包括：CPLD和MCU；CPLD包括PLL锁相环模块，PLL锁相环模块生成所需的时钟，包括基准时钟、多等级滤波时钟；并口通讯模块，并口通讯模块模拟Flash读写时序，简化MCU侧与CPLD的数据读写交互，同时保证了数据交互的及时性；脉冲滤波模块，脉冲滤波模块根据设置的滤波等级进行滤波操作，避免高频干扰引起的脉冲信号采集错误。本发明专利技术采用双边沿采集自调整和采集窗口自调整两种设计方法，在保证测频精度的同时提高了测频的响应时间，较传统测频方式，最快能够提高一倍的测频响应时间，满足工业现场对于转速设备具有更高的控制需求，提高了动态控制性能。能。能。

【技术实现步骤摘要】
一种基于自调整等精度测频系统及方法


[0001]本专利技术涉及测频系统及方法领域，尤其涉及一种基于自调整等精度测频系统及方法。

技术介绍

[0002]随着现代工业的发展，对于需要对电机或者其它旋转机械结构进行调速控制等场合，不仅要求转速频率的测量精度高，测量范围广，同时也要求响应时间快。而现有的转速测频方案难以覆盖所有的控制需求，测频精度和响应时间难以达到很好的平衡。现有的转速测频方案主要有两种，第一种频率测量法，主要采集设定时间内待测脉冲信号的计数值N，通过计数值N与设定时间T，计算出待测脉冲频率F，但待测脉冲计数值N只可能存在整数，且有
±
1的误差，因此该测频方案在高频段测频，可实现较高的测频精度，低频段测频误差则较大，而测频响应时间受设定时间T限制，设定时间T即为最小响应时间，需要根据实际测频需求，平衡测频响应时间与测频精度之间的矛盾。第二种周期测量法，主要采集待测脉冲M个周期内基准脉冲的计数值N，通过基准脉冲周期M和基准脉冲计数值N计算出待测脉冲的周期长度，从而得到待测脉冲频率F，由于是采集待测脉冲M个周期长度的基准脉冲计数值N，因此在高频段由于高频单周期时间较短，固定M个周期长度的测频精度误差偏差变大，同时低频段测频响应时间受待测脉冲脉冲限制，测频响应时间最小为一个待测脉冲周期，当待测频率较低时，可能存在数据刷新不及时，影响动态控制性能。
[0003]为解决上述问题，本申请中提出一种基于自调整等精度测频系统及方法。

技术实现思路

[0004](一)专利技术目的/>[0005]为解决
技术介绍
中存在的技术问题，本专利技术提出一种基于自调整等精度测频系统及方法，本专利技术采用双边沿采集自调整和采集窗口自调整两种设计方法，在保证测频精度的同时提高了测频的响应时间，较传统测频方式，最快能够提高一倍的测频响应时间，满足工业现场对于转速设备具有更高的控制需求，提高了动态控制性能。
[0006](二)技术方案
[0007]为解决上述问题，本专利技术提供了一种基于自调整等精度测频系统，包括：
[0008]CPLD和MCU；
[0009]CPLD包括PLL锁相环模块，PLL锁相环模块生成所需的时钟，包括基准时钟、多等级滤波时钟；
[0010]并口通讯模块，并口通讯模块模拟Flash读写时序，简化MCU侧与CPLD的数据读写交互，同时保证了数据交互的及时性；
[0011]脉冲滤波模块，脉冲滤波模块根据设置的滤波等级进行滤波操作，避免高频干扰引起的脉冲信号采集错误；
[0012]计数采集模块，数采集模块为该设计方案的核心部分，根据待测脉冲的周期，自动
调整脉冲边沿信号的采集和采集窗口的长度；
[0013]脉冲采集模块；
[0014]MCU包括CPLD通讯及数据处理单元、PLC控制器通讯处理单元和辅助单元；
[0015]MCU用于对CPLD的命令控制、数据读写、数据处理和通讯处理；CPLD用于接收MCU的控制操作及外部待测脉冲信号的采集滤波操作；
[0016]MCU与CPLD之间通过并行通讯接口进行数据交互。
[0017]优选的，辅助单元包括硬件故障复位、模块实时状态显示；
[0018]硬件故障复位保证模块由于硬件干扰或原因导致的死机状态，自动复位，恢复正常；
[0019]模块实时状态显示方便用户实时观察模块运行状态，通过模块运行、通讯、错误等LED的不同显示状态，确认模块当前状态或者出现了什么故障。
[0020]一种基于自调整等精度测频系统的方法，脉冲滤波模块的使用方法：
[0021]滤除高频干扰信号，脉冲滤波模块通过高于待测脉冲信号的采样频率f，在出现脉冲跳变沿之后，连续采集m次电平信号，在连续m次的脉冲电平信号都一致时，判定该脉冲信号有效；
[0022]电平信号持续时间长度t小于(f*m)时，该脉冲信号将被丢弃，判定为高频干扰信号；
[0023]脉冲滤波原理：设采集阈值m＝4，外部脉冲在脉冲2处，整个高电平持续时间内，连续采样2次为高电平，第3次采样电平为低电平，因而脉冲2将被认为是干扰信号将被滤除。
[0024]优选的，脉冲采集模块使用方法如下：
[0025]当外部脉冲频率较低时，窗口调节器以一个待测脉冲周期为窗口时间，上边沿和下边沿捕获器同时参与脉冲边沿捕获，在上边沿捕获的窗口时间和下边沿捕获的窗口时间内，基准时钟脉冲计数器分别单独计数；
[0026]在待测脉冲连续输入的过程中，脉冲采集模块交替将上下边沿脉冲计数器采集到的脉冲计数值传输给并口通讯模块，从而将脉冲计数值的刷新速度最快提高到待测脉冲周期的一半；
[0027]在上边沿窗口时间T0＝t2‑
t0内基准脉冲计数值为N0，下边沿窗口时间T1＝t3‑
t1内基准脉冲计数值为N1，上边沿窗口时间T2＝t4‑
t2窗口时间内基准脉冲计数值为N2，依次类推，从t0到t2，N0的刷新时间为t2‑
t0，从t2到t3，N1的刷新时间为t3‑
t2，从t3到t4，N2的刷新时间为t4‑
t3，由此从第一个采集窗口T0之后，若待测脉冲为占空比为50％的矩形脉冲信号，则数据刷新时间t＝(t3‑
t2)＝(t4‑
t3)为待测脉冲周期的一半，这对于待测脉冲频率在工频50Hz左右的调速设备具有重要意义，能够保证在10ms左右就能进行一次速度采集，完成一次闭环控制，较传统单边沿采集的方式，数据的刷新周期提高一倍；
[0028]若待测脉冲占空比不是为50％的矩形脉冲信号，即(t3‑
t2)≠(t4‑
t3)，双边沿采集自调整方案仍然适用，数据刷新时间t交替等于t
n
‑
t
n
‑1和t
n+1
‑
t
n
(n＞2)，以工频50Hz为例，数据刷新周期t＝10ms～20ms；
[0029]当外部脉冲频率高时，窗口调节器将以m个待测脉冲周期为窗口时间，m的选取将根据待测脉冲频率动态自调整，同时只有上边沿捕获器参与脉冲边沿捕获，m＝3，基频计数值为N，窗口时间的起始点也是结束点即待测脉冲的上边沿信号，窗口时间长度为待测脉冲
信号周期的整数倍，则测量误差为基频脉冲信号的
±
1，即1/25M，保证整个范围测频为等精度测频，N的刷新时间t
n
则为3倍的待测脉冲周期，同时m的值跟随待测脉冲信号自动调整，m的选取主要根据上一周期基频脉冲计数值N的刷新周期t
n
选取，在保证刷新周期t
n
＝5ms
‑
10ms范围内，m*1/F≈t
n
，F为待测脉冲频率通过N计算得出，且m的值为整数，当待测脉冲信号频率高时，m的值增大，当待测脉冲频率低时，m的值减小；
[0030]通过上述m值的选取原则，m为整数，保证了窗口时间的起始结束均以待测脉冲的上边沿本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于自调整等精度测频系统，其特征在于，包括：CPLD和MCU；CPLD包括PLL锁相环模块，PLL锁相环模块生成所需的时钟，包括基准时钟、多等级滤波时钟；并口通讯模块，并口通讯模块模拟Flash读写时序，简化MCU侧与CPLD的数据读写交互，同时保证了数据交互的及时性；脉冲滤波模块，脉冲滤波模块根据设置的滤波等级进行滤波操作；计数采集模块，数采集模块为该设计方案的核心部分，根据待测脉冲的周期，自动调整脉冲边沿信号的采集和采集窗口的长度；脉冲采集模块；MCU包括CPLD通讯及数据处理单元、PLC控制器通讯处理单元和辅助单元；MCU用于对CPLD的命令控制、数据读写、数据处理和通讯处理；CPLD用于接收MCU的控制操作及外部待测脉冲信号的采集滤波操作；MCU与CPLD之间通过并行通讯接口进行数据交互。2.根据权利要求1所述的一种基于自调整等精度测频系统，其特征在于，辅助单元包括硬件故障复位、模块实时状态显示；硬件故障复位保证模块由于硬件干扰或原因导致的死机状态，自动复位，恢复正常；模块实时状态显示方便用户实时观察模块运行状态，通过模块运行、通讯、错误等LED的不同显示状态，确认模块当前状态或者出现了什么故障。3.根据权利要求1或2所述的一种基于自调整等精度测频系统的方法，其特征在于，脉冲滤波模块的使用方法：滤除高频干扰信号，脉冲滤波模块通过高于待测脉冲信号的采样频率f，在出现脉冲跳变沿之后，连续采集m次电平信号，在连续m次的脉冲电平信号都一致时，判定该脉冲信号有效；电平信号持续时间长度t小于(f*m)时，该脉冲信号将被丢弃，判定为高频干扰信号；脉冲滤波原理：设采集阈值m＝4，外部脉冲在脉冲2处，整个高电平持续时间内，连续采样2次为高电平，第3次采样电平为低电平，因而脉冲2将被认为是干扰信号将被滤除。4.根据权利要求3所述的一种基于自调整等精度测频系统的方法，其特征在于，脉冲采集模块使用方法如下：当外部脉冲频率较低时，窗口调节器以一个待测脉冲周期为窗口时间，上边沿和下边沿捕获器同时参与脉冲边沿捕获，在上边沿捕获的窗口时间和下边沿捕获的窗口时间内，基准时钟脉冲计数器分别单独计数；在待测脉冲连续输入的过程中，脉冲采集模块交替将上下边沿脉冲计数器采集到的脉冲计数值传输给并口通讯模块，从而将脉冲计数值的刷新速度最快提高到待测脉冲周期的一半；在上边沿窗口时间T0＝t2‑
t0内基准脉冲计数值为N0，下边沿窗口时间T1＝t3‑
t1内基准脉冲计数值为N1，上边沿窗口时间T2＝t4‑
t2窗口时间内基准脉冲计数值为N2，依次类推，从t0到t2，N0的刷新时间为t2‑
t0，从t2到t3，N1的刷新时间为t3‑
t2，从t3到t4，N2的刷新时间为t4‑
t3，由此从第一个采集窗口T0之后，若待测脉冲为占空比为50％的矩形脉冲信号，则数据刷
新时间t＝(t3‑
t2)＝(t4‑
t3)为待测脉冲周期的一半，这对于待测脉冲频率在工频50Hz左右的调速设备具有重要意义，能够保证在10ms左右就能进行一次速度采集，完成一次闭环控制，较传统单边沿采集的方式，数据的刷新周期提高一倍；若待测脉冲占空比...

【专利技术属性】
技术研发人员：张杰，路达，董博，唐长鑫，
申请(专利权)人：傲拓科技股份有限公司，
类型：发明
国别省市：