一种多位电信号输出控制系统技术方案

本实用新型专利技术公开了一种多位电信号输出控制系统，所述的系统包括一个MCU主控芯片、第一译码器、第二译码器、四个数字逻辑门芯片；所述的MCU主控芯片的四个第一GPOI引脚与第一译码器的第一输入引脚电性连接；所述的MCU主控芯片的四个第二GPOI引脚与第二译码器的第二输入引脚电性连接；其中，第一译码器的一个输出引脚分别与四个数字逻辑门芯片的第一输入引脚电性连接；第二译码器的16个输出引脚分别对应与四个数字逻辑门芯片的四个第二输入引脚电性连接。本实用新型专利技术解决了由于MCU芯片IO口输出不足，需要额外的译码器，从而导致控制系统制作成本高的缺点，本实用新型专利技术能有效的降低成本花费，且设计电路简单。且设计电路简单。且设计电路简单。

【技术实现步骤摘要】
一种多位电信号输出控制系统


[0001]本技术涉及集成电路
，更具体的，涉及一种多位电信号输出控制系统。

技术介绍

[0002]现在的译码电路是一个多输入多输出的逻辑电路，它的作用是把给定的代码进行译码，变成相应的状态。译码器在数字系统中有广泛的用途，不仅用于代码的转换，终端的数字显示，还用于数据分配，存储器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。
[0003]但是由于译码电路输出连接的设备数量巨大，所需译码器数量就越多，从而使控制系统的制作花费成本高。

技术实现思路

[0004]本技术为了解决以上现有技术存在的不足与缺陷的问题，提供了一种多位电信号输出控制系统，其能有效的降低成本花费。
[0005]为实现上述本技术目的，采用的技术方案如下：
[0006]一种多位电信号输出控制系统，所述的系统包括一个MCU主控芯片、第一译码器、第二译码器、四个数字逻辑门芯片；
[0007]所述的MCU主控芯片的四个第一GPOI引脚与第一译码器的第一输入引脚电性连接；
[0008]所述的MCU主控芯片的四个第二GPOI引脚与第二译码器的第二输入引脚电性连接；
[0009]其中，第一译码器的16个输出引脚分别对应与四个数字逻辑门芯片的第一输入引脚电性连接；
[0010]第二译码器的16个输出引脚分别对应与四个数字逻辑门芯片的第二输入引脚电性连接。
[0011]优选地，所述的MCU主控芯片采用型号为STM32F103C8T6的32位微控制器。
[0012]进一步地，所述的第一译码器、第二译码器均采用4～16位解码器/多路解复用器。
[0013]再进一步地，所述的第一译码器、第二译码器均采用型号为74HC4514D，设有四个带锁存器的二进制加权地址输入、一个锁存使能输入以及一个有源低电平使能输入；其中，四个二进制加权地址输入分别表示为A0引脚、A1引脚、A2引脚、A3引脚；所述的锁存使能输入表示为LE引脚；所述的锁存使能输入表示为E引脚。
[0014]再进一步地，所述的数字逻辑门芯片采用型号为SN74HC08N。
[0015]再进一步地，所述的MCU主控芯片的A0引脚、A1引脚、A4引脚、A5引脚作为第一GPOI引脚；所述的第一译码器的A0引脚、A1引脚、A2引脚、A3引脚作为第一输入引脚；
[0016]具体地，所述的MCU主控芯片的A0引脚与所述的第一译码器的A0引脚电性连接；
[0017]所述的MCU主控芯片的A1引脚与所述的第一译码器的A1引脚电性连接；
[0018]所述的MCU主控芯片的A4引脚与所述的第一译码器的A2引脚电性连接；
[0019]所述的MCU主控芯片的A5引脚与所述的第一译码器的A3引脚电性连接。
[0020]再进一步地，所述的MCU主控芯片的B0引脚、B1引脚、B3引脚、B4引脚作为第二GPOI引脚；所述的第二译码器的A0引脚、A1引脚、A2引脚、A3引脚作为第二输入引脚；
[0021]具体地，所述的MCU主控芯片的B0引脚与所述的第二译码器的A0引脚电性连接；
[0022]所述的MCU主控芯片的B1引脚与所述的第二译码器的A1引脚电性连接；
[0023]所述的MCU主控芯片的B2引脚与所述的第二译码器的A2引脚电性连接；
[0024]所述的MCU主控芯片的B3引脚与所述的第二译码器的A3引脚电性连接。
[0025]再进一步地，所述的第一译码器、第二译码器的VCC引脚、LE引脚均接+5V电源；所述的第一译码器、第二译码器的E引脚、GND引脚均接地。
[0026]再进一步地，所述的数字逻辑门芯片的1A、2A、3A、4A引脚作为第一输入引脚；四个数字逻辑门芯片的第一输入引脚一一对应分别与第一译码器的16个输出引脚电性连接。
[0027]再进一步地，所述的数字逻辑门芯片的1B、2B、3B、4B引脚作为第二输入引脚；四个数字逻辑门芯片的第二输入引脚一一对应分别与第二译码器的16个输出引脚电性连接。
[0028]本技术的有益效果如下：
[0029]本技术提供多位电信号IO输出端，本技术以一个MCU主控芯片控制两个4～16位译码器，在利用两个译码器控制16位输出控制4路数字逻辑门芯片，实现输入MCU主控芯片的少数IO端口可以控制多位电信号IO输出端，本技术所述的多位电信号输出控制系统可以实现通过控制少数IO口精准控制多位IO口输出的高低电压。从而解决了由于MCU芯片IO口输出不足，需要额外的译码器，从而导致控制系统制作成本高的缺点，本技术能有效的降低成本花费，且设计电路简单。
附图说明
[0030]图1是本技术所述的多位电信号输出控制系统的原理框图。
[0031]图2是本技术译码器的内部结构图。
[0032]图3是本技术数字逻辑门芯片的内部结构图。
[0033]图4是本技术的MCU芯片的引脚连接图。
[0034]图5是本技术的第一译码器的引脚连接图。
[0035]图6是本技术的第二译码器的引脚连接图。
[0036]图7是本技术的数字逻辑门芯片的引脚连接图。
具体实施方式
[0037]下面结合附图和具体实施方式对本技术做详细描述。
[0038]实施例1
[0039]如图1所示，一种多位电信号输出控制系统，所述的系统包括一个MCU主控芯片、第一译码器、第二译码器、四个数字逻辑门芯片；
[0040]所述的MCU主控芯片的四个第一GPOI引脚与第一译码器的第一输入引脚电性连接；
[0041]所述的MCU主控芯片的四个第二GPOI引脚与第二译码器的第二输入引脚电性连接；
[0042]其中，第一译码器的16个输出引脚分别对应与四个数字逻辑门芯片的第一输入引脚电性连接；
[0043]第二译码器的16个输出引脚分别对应与四个数字逻辑门芯片的第二输入引脚电性连接。
[0044]本技术提供多位电信号IO输出端，本技术以一个MCU主控芯片控制两个4～16位译码器，在利用两个译码器控制16位输出控制4路数字逻辑门芯片，实现输入MCU主控芯片的少数IO端口可以控制多位电信号IO输出端，该多位电信号原理系统可以实现通过控制少数IO口精准控制多位IO口输出的高低电压。
[0045]本实施例中，对于多位电信号输出是MCU主控芯片控制相应输出端来控制译码器，译码器的多位输出端又来控制数字逻辑门芯片实现多位电信号号精准输出。
[0046]具体地，MCU主控芯片可通过控制3位IO口输出控制3位译码器来控制8位输出端，也可以通过控制4位IO口来控制16位输出端。当译码器输出2个8位输出端时，通过数字逻辑门芯片便可以得到8*8＝64位输出端。当译码器输出2个16位输出端时，通过数字逻辑门芯片便可以得到16*16＝256位输出端，实现了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多位电信号输出控制系统，其特征在于：所述的系统包括一个MCU主控芯片、第一译码器、第二译码器、四个数字逻辑门芯片；所述的MCU主控芯片的四个第一GPOI引脚与第一译码器的第一输入引脚电性连接；所述的MCU主控芯片的四个第二GPOI引脚与第二译码器的第二输入引脚电性连接；其中，第一译码器的16个输出引脚分别对应与四个数字逻辑门芯片的第一输入引脚电性连接；第二译码器的16个输出引脚分别对应与四个数字逻辑门芯片的第二输入引脚电性连接。2.根据权利要求1所述的多位电信号输出控制系统，其特征在于：所述的MCU主控芯片采用型号为STM32F103C8T6的32位微控制器。3.根据权利要求2所述的多位电信号输出控制系统，其特征在于：所述的第一译码器、第二译码器均采用4～16位解码器/多路解复用器。4.根据权利要求3所述的多位电信号输出控制系统，其特征在于：所述的第一译码器、第二译码器均采用型号为74HC4514D，设有四个带锁存器的二进制加权地址输入、一个锁存使能输入以及一个有源低电平使能输入；其中，四个二进制加权地址输入分别表示为A0引脚、A1引脚、A2引脚、A3引脚；所述的锁存使能输入表示为LE引脚；所述的锁存使能输入表示为E引脚。5.根据权利要求4所述的多位电信号输出控制系统，其特征在于：所述的数字逻辑门芯片采用型号为SN74HC08N。6.根据权利要求5所述的多位电信号输出控制系统，其特征在于：所述的MCU主控芯片的A0引脚、A1引脚、A4引脚、A5引脚作为第一GPOI引脚；所述的第一译码器的A0引脚、A1引脚、A2引脚、A3引脚作为第一输入引脚；具体地，所述的M...

【专利技术属性】
技术研发人员：王晓剑，赖柯羽，禤顺，赵钦培，叶会晟，刘子源，邱津梁，李伟生，黄伟春，陈钊，
申请(专利权)人：广东烟草韶关市有限公司始兴县分公司，
类型：新型
国别省市：