锁相环的频率锁定控制方法、频率锁定电路及芯片技术

本申请公开了一种锁相环的频率锁定控制方法、频率锁定电路及芯片，该频率锁定控制电路在检测到频率锁定环路处于锁定状态时，控制频率锁定环路基于第一死区宽度处于断开状态。由于第一死区宽度大于参考时钟信号与分频时钟信号的相位差，因此可以有效确保欠采样锁相环路进行频率锁定的过程中，以及欠采样锁相环处于锁定状态后，该频率锁定环路一直保持断开状态。由此可以有效避免出现频率锁定环路和欠采样锁相环路来回切换的问题，避免输出频率震荡的现象，同时，提高了芯片的时钟精度，进而提高了芯片的性能和可靠性。高了芯片的性能和可靠性。高了芯片的性能和可靠性。

【技术实现步骤摘要】
锁相环的频率锁定控制方法、频率锁定电路及芯片


[0001]本申请涉及集成电路领域，具体涉及一种锁相环的频率锁定控制方法、频率锁定电路及芯片。

技术介绍

[0002]通常的电信、计算机和其他数字电子应用中对其组件都有十分严格的时序要求，以便电子设备完成十分精准的操作。所以可产生稳定频率且可使得输出信号与基准信号同步的锁相环(phase locked loop，PLL)就是电子控制系统中运用得十分广泛的一种电路。锁相环可以包括频率锁定环路和欠采样锁相环路，其中，该频率锁定环路具有粗锁定的功能，该欠采样锁相环路在该频率锁定环路锁定的频率的基础上进行细锁定。
[0003]相关技术中，在欠采样锁相环路锁定的过程中，频率锁定环路和欠采样锁相环路可能会来回切换，导致输出频率震荡的现象。

技术实现思路

[0004]本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请的一个目的在于提出一种锁相环的频率锁定控制方法、频率锁定电路及芯片，该频率锁定控制电路在检测到频率锁定环路处于锁定状态时，控制频率锁定环路基于第一死区宽度处于断开状态。第一死区宽度大于频率锁定环路处于锁定状态之后，锁相环接收到的参考时钟信号与分频器输出的分频时钟信号的相位差，可以有效确保欠采样锁相环路进行频率锁定的过程中，以及欠采样锁相环处于锁定状态后，该频率锁定环路一直保持断开状态。由此可以有效避免出现频率锁定环路和欠采样锁相环路来回切换的问题，避免输出频率震荡的现象，同时，提高了芯片的时钟精度，进而提高了芯片的性能和可靠性。r/>[0005]一方面，提供了一种锁相环的频率锁定控制电路，锁相环包括：频率锁定环路和欠采样锁相环路，频率锁定控制电路包括：状态检测电路和状态控制电路；
[0006]其中，状态检测电路用于检测频率锁定环路的状态，在检测到频率锁定环路处于锁定状态时，向状态控制电路输出第一控制信号；
[0007]状态控制电路用于响应于第一控制信号，分别向欠采样锁相环路和频率锁定环路输出第一指示信号，第一指示信号用于指示频率锁定环路基于第一死区宽度处于断开状态，并指示欠采样锁相环路进行频率锁定；
[0008]其中，第一死区宽度大于参考时钟信号与分频时钟信号的相位差，参考时钟信号为锁相环接收的时钟信号；分频时钟信号是对锁相环输出的目标信号分频得到的，目标信号是锁相环在频率锁定环路处于锁定状态后输出的。
[0009]可选的，状态检测电路还用于在检测到频率锁定环路处于未锁定状态时，向状态控制电路输出第二控制信号；
[0010]状态控制电路还用于响应于第二控制信号，分别向欠采样锁相环路和频率锁定环路输出第二指示信号，第二指示信号用于指示欠采样锁相环路处于断开状态，并指示频率
锁定环路基于第二死区宽度进行频率锁定，第二死区宽度小于预设相位。
[0011]可选的，状态检测电路，用于：
[0012]在频率锁定环路的死区鉴相器输出的第一时钟信号和第二时钟信号相同，且死区鉴相器输出的第三时钟信号和第四时钟信号相同时，确定频率锁定环路处于锁定状态；
[0013]在第一时钟信号和第二时钟信号不同，且第三时钟信号和第四时钟信号不同时，确定频率锁定环路处于未锁定状态；
[0014]其中，第一时钟信号和第二时钟信号是死区鉴相器根据参考时钟信号和分频时钟信号生成的，第三时钟信号是死区鉴相器根据第一时钟信号和死区宽度生成的，第四时钟信号是死区鉴相器根据第二时钟信号和死区宽度生成的，死区宽度包括第一死区宽度或者第二死区宽度。
[0015]可选的，状态检测电路包括：第一检测子电路、第一控制子电路和第二检测子电路；
[0016]其中，第一检测子电路的输出端与第一控制子电路的第一输入端连接，第一检测子电路的输入端用于与死区鉴相器的输出端连接，在死区鉴相器输出的第一时钟信号和第二时钟信号不同时，向第一控制子电路输出第一脉冲信号，以及在第一时钟信号和第二时钟信号相同时，向第一控制子电路输出第二脉冲信号；
[0017]第二检测子电路与第一控制子电路连接，第二检测子电路用于与死区鉴相器连接，在死区鉴相器输出的第三时钟信号和第四时钟信号不同时，向第一控制子电路输出第三脉冲信号，以及在第三时钟信号和第四时钟信号相同时，向第一控制子电路输出第四脉冲信号；
[0018]第一控制子电路还与状态控制电路连接，第一控制子电路用于在接收到第二脉冲信号和第四脉冲信号时，向状态控制电路输出第一控制信号，以及在接收到第一脉冲信号和第三脉冲信号时，向状态控制电路输出第二控制信号。
[0019]可选的，状态控制电路，用于：
[0020]在接收到第一控制信号的时长达到第一时长时，响应于第一控制信号，分别向欠采样锁相环路和频率锁定环路输出第一指示信号；
[0021]在向欠采样锁相环路输出第一指示信号的时长达到第二时长时，输出锁定信号。
[0022]可选的，状态控制电路还用于与频率锁定环路的分频器的输出端连接，在接收到第一控制信号之后，所接收的分频时钟信号的脉冲个数达到第一个数时，确定接收到第一控制信号的时长达到第一时长；
[0023]在向欠采样锁相环路输出第一指示信号之后，所接收的分频时钟信号的脉冲个数达到第二个数时，确定向欠采样锁相环路输出第一指示信号的时长达到第二时长。
[0024]可选的，状态控制电路包括：第一计数器，第一计数器的输出端用于与频率锁定环路和欠采样锁相环路连接，第一计数器的输入端与状态检测电路的输出端连接；第一计数器，用于：
[0025]响应于状态检测电路输出的第一控制信号，对分频时钟信号的脉冲个数进行计数，以及在脉冲个数达到第一个数时，向频率锁定环路和欠采样锁相环路输出第一指示信号；
[0026]响应于状态检测电路输出的第二控制信号进行复位，并分别向频率锁定环路和欠
采样锁相环路输出第二指示信号。
[0027]可选的，状态控制电路还包括：第二控制子电路和第二计数器；
[0028]其中，第一计数器的输出端与第二控制子电路的输入端连接，第一计数器还用于响应于第二控制信号向第二控制子电路输出第二指示信号，以及在脉冲个数达到第一个数时，向第二控制子电路输出第一指示信号；
[0029]第二控制子电路的输出端与第二计数器的输入端连接，第二控制子电路用于响应于第二指示信号，向第二计数器输出复位信号，以及响应于第一指示信号，向第二计数器输出使能信号；
[0030]第二计数器的时钟端用于与分频器的输出端连接，响应于复位信号进行复位，响应于使能信号，对分频时钟信号的脉冲个数进行计数，以及在脉冲个数达到第二个数时，输出锁定信号。
[0031]另一方面，提供了一种锁相环，锁相环包括：频率锁定环路和欠采样锁相环路；
[0032]频率锁定环路用于接收状态控制电路输出的第一指示信号，并响应于第一指示信号基于第一死区宽度处于断开状态；
[0033]欠采样锁相环路用于接收状态控制电路输出的第一指示信号，并响应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种锁相环的频率锁定控制电路，其特征在于，所述锁相环包括：频率锁定环路和欠采样锁相环路，所述频率锁定控制电路包括：状态检测电路和状态控制电路；其中，所述状态检测电路用于检测所述频率锁定环路的状态，在检测到所述频率锁定环路处于锁定状态时，向所述状态控制电路输出第一控制信号；所述状态控制电路用于响应于所述第一控制信号，分别向所述欠采样锁相环路和所述频率锁定环路输出第一指示信号，所述第一指示信号用于指示所述频率锁定环路基于第一死区宽度处于断开状态，并指示所述欠采样锁相环路进行频率锁定；其中，所述第一死区宽度大于参考时钟信号与分频时钟信号的相位差，所述参考时钟信号为所述锁相环接收的时钟信号；所述分频时钟信号是对所述锁相环输出的目标信号分频得到的，所述目标信号是所述锁相环在所述频率锁定环路处于所述锁定状态后输出的。2.根据权利要求1所述的锁相环的频率锁定控制电路，其特征在于，所述状态检测电路还用于在检测到所述频率锁定环路处于未锁定状态时，向所述状态控制电路输出第二控制信号；所述状态控制电路还用于响应于所述第二控制信号，分别向所述欠采样锁相环路和所述频率锁定环路输出第二指示信号，所述第二指示信号用于指示所述欠采样锁相环路处于所述断开状态，并指示所述频率锁定环路基于第二死区宽度进行频率锁定，所述第二死区宽度小于预设相位。3.根据权利要求2所述的锁相环的频率锁定控制电路，其特征在于，所述状态检测电路，用于：在所述频率锁定环路的死区鉴相器输出的第一时钟信号和第二时钟信号相同，且所述死区鉴相器输出的第三时钟信号和第四时钟信号相同时，确定所述频率锁定环路处于所述锁定状态；在所述第一时钟信号和所述第二时钟信号不同，且所述第三时钟信号和所述第四时钟信号不同时，确定所述频率锁定环路处于所述未锁定状态；其中，所述第一时钟信号和所述第二时钟信号是所述死区鉴相器根据所述参考时钟信号和所述分频时钟信号生成的，所述第三时钟信号是所述死区鉴相器根据所述第一时钟信号和死区宽度生成的，所述第四时钟信号是所述死区鉴相器根据所述第二时钟信号和所述死区宽度生成的，所述死区宽度包括所述第一死区宽度或者所述第二死区宽度。4.根据权利要求3所述的锁相环的频率锁定控制电路，其特征在于，所述状态检测电路包括：第一检测子电路、第一控制子电路和第二检测子电路；其中，所述第一检测子电路的输出端与所述第一控制子电路的第一输入端连接，所述第一检测子电路的输入端用于与所述死区鉴相器的输出端连接，在所述死区鉴相器输出的所述第一时钟信号和所述第二时钟信号不同时，向所述第一控制子电路输出第一脉冲信号，以及在所述第一时钟信号和所述第二时钟信号相同时，向所述第一控制子电路输出第二脉冲信号；所述第二检测子电路与所述第一控制子电路连接，所述第二检测子电路用于与所述死区鉴相器连接，在所述死区鉴相器输出的所述第三时钟信号和所述第四时钟信号不同时，向所述第一控制子电路输出第三脉冲信号，以及在所述第三时钟信号和所述第四时钟信号相同时，向所述第一控制子电路输出第四脉冲信号；
所述第一控制子电路还与所述状态控制电路连接，所述第一控制子电路用于在接收到所述第二脉冲信号和所述第四脉冲信号时，向所述状态控制电路输出所述第一控制信号，以及在接收到所述第一脉冲信号和所述第三脉冲信号时，向所述状态控制电路输出所述第二控制信号。5.根据权利要求1至4任一所述的锁相环的频率锁定控制电路，其特征在于，所述状态控制电路，用于：在接收到所述第一控制信号的时长达到第一时长时，响应于所述第一控制信号，分别向所述欠采样锁相环路和所述频率锁定环路输出所述第一指示信号；在向所述欠采样锁相环路输出所述第一指示信号的时长达到第二时长时，输出锁定信号。6.根据权利要求5所述的锁相环的频率锁定控制电路，其特征在于，所述状态控制电路还用于与所述频率锁定环路的分频器的输出端连接，在接收到所述第一控制信号之后，所接收的所述分频时钟信号的脉冲个数达到第一个数时，确定接收到所述第一控制信号的时长达到所述第一时长；在向所述欠采样锁相环路输出所述第一指示信号之后，所接收的所述分频时钟信号的脉冲个数达到第二个数时，确定向所述欠采样锁相环路输出所述第一指示信号的时长达到所述第二时长。7.根据权利要求6所述的锁相环的频率锁定控制电路，其特征在于，所述状态控制电路包括：第一计数器，所述第一计数器的输出端用于与所述频率锁定环路和所述欠采样锁相环路连接，所述第一计数器的输入端与所述状态检测电路的输出端连接；所述第一计数器，用于：响应于所述状态检测电路输出的第一控制信号，对所述分频时钟信号的脉冲个数进行计数，以及在所述脉冲个数达到所述第一个数时，向所述频率锁定环路和所述欠采样锁相环路输出所述第一指示信号；响应于所述状态检测电路输出的第二控制信号进行复位，并分别向所述频率锁定环路和所述欠采样锁相环路输出第二指示信号。8.根据权利要求7所述的锁相环的频率锁定控制电路，其特征在于，所述状态控制电路还包括：第二控制子电路和第二计数器；其中，所述第一计数器的输出端与所述第二控制子电路的输入端连接，所述第一计数器还用于响应于所述第二控制信号向所述第二控制子电路输出所述第二指示信号，以及在所述脉冲个数达到所述第一个数时，向所述第二控制子电路输出所述第一指示信号；所述第二控制子电路的输出端与所述第二计数器的输入端连接，所述第二控制子电路用于响应于所述第二指示信号，向所述第二计数器输出复位信号，以及响应于所述第一指示信号，向所述第二计数器输出使能信号；所述第二计数器的时钟端用于与所述分频器的输出端连接，响应于所述复位信号进行复位，响应于所述使能信号，对所述分频时钟信号的脉冲个数进行计数，以及在所述脉冲个数达到所述第二个数时，输出所述锁定信号。9.一种锁相环，其特征在于，所述锁相环包括：频率锁定环路和欠采样锁相环路；所述频率锁定环路用于接收状态控制电路输出的第一指示信号，并响应于所述第一指
示信号基于第一死区宽度处于断开状态；所述欠采样锁相环路用于接收所述状态控制电路输出的第一指示信号，并响应于所述第一指示信号进行频率锁定；其中，所述第一死区宽度大于参考时钟信号与分频时钟信号的相位差，所述参考时钟信号为所述锁相环接收的时钟信号；所述分频时钟信号是对所述锁相环输出的目标信号分频得到的，所述目标信号是所述锁相环在所述频率锁定环路处于所述锁定状态后输出的。10.根据权利要求9所述的锁相环，其特征在于，所述频率锁定环路还用于接收所述状态控制电路输出的第二指示信号，并响应于所述第二指示信号基于第二死区宽度进行频率锁定，所述第二死区宽度小于预设相位；所述欠采样锁相环路还用于接收所述第二指示信号，并响应于所述第二指示信号处于所述断开状态。11.根据权利要求10所述的锁相环，其特征在于，所述频率锁定环路还包括：死区鉴相器；其中，所述死区鉴相器的输入端与分频器的输出端连接，所述死区鉴相器的输出端用于与所述状态检测电路的输入端连接，根据参考时钟信号和所述分频时钟信号生成第一时钟信号和第二时钟信号，并将所述第一时钟信号和所述第二时钟信号输出至所述状态检测电路；根据所述第一时钟信号和死区宽度生成第三时钟信号，根据所述第二时钟信号和所述死区宽度生成第四时钟信号，以及将所述第三时钟信号和所述第四时钟信号输出至所述状态检测电路，所述死区宽度包括所述第一死区宽度或所述第二死区宽度。12.根据权利要求9至11任一所述的锁相环，其特征在于，所述频率锁定环路包括：分频器；所述分频器，用于对所述锁相环输出的信号进行分频，并将分频得到的分频时钟信号输出至所述状态控制电路。13.一种锁相环的频率锁定控制方法，其特征在于，应用于频率锁定控制电路，所述方法包括：确定锁相环中的频率锁定环路所处的状态；在所述频率锁定环路处于锁定状态时，向所述锁相环中的欠采样锁相环路和所述频率锁定环路输出第一指示信号；其中，所述第一指示信号用于指示所述频率锁定环路基于第一死区宽度处于断开状态，并指示所述欠采样锁相环路进行频率锁定，所述第一死区宽度大于参考时钟信号与分频时钟信号的相位差，所述参考时钟信号为所述锁相环接收的时钟信号；所述分频时钟信号是对所述锁相环输出的目标信号分频得到的，所述目标信号是所述锁相环在所述频率锁定环路处于所述锁定状态后输出的。14.根据权利要求13所述的锁相环的频率锁定控制方法，其特征在于，所述方法还包括：在所述频率锁定环路处于未锁定状态时，分别向所述欠采样锁相环路和所述频率锁定环路输出第二指示信号，所述第二指示信号用于指示所述欠采样锁相环路处于断开状态，并指示所述频率锁定环路基于第二死区宽度进行频率锁定，所述第二死区宽度小于预设相
位。15.根据权利要求14所述的锁相环的频率锁定控制方法，其特征在于，所述确定所述锁相环中频率锁定环路的状态，包括：在所述频率锁定环路中的死区鉴相器输出的第一时钟信号和第二时钟信号相同，且所述死区鉴相器输出的第三时钟信号和第四时钟信号相同时，确定所述频率锁定环路处于所述锁定状态；在所述第一时钟信号和所述第二时钟信号不同，且所述第三时钟信号和所述第四时钟信号不同时，确定所述频率锁定环路处于所述未锁定状态；其中，所述第一时钟信号和所述第二时钟信号是所述死区鉴相器根据所述参考时钟信号和所述分频时钟信号生成的，所述第三时钟信号是所述死区鉴相器根据所述第一时钟信号和死区宽度生成的，所述第四时钟信号是所述死区鉴相器根据所述第二时钟信号和所述死...

【专利技术属性】
技术研发人员：赵东艳，杨小坤，李德建，冯曦，杨立新，谭浪，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：