公开了一种VCSEL晶圆。所述VCSEL晶圆包括：晶圆主体和在晶圆级别上集成于所述晶圆主体的测试电路结构，所述晶圆主体包括焊盘和多个VCSEL芯片，其中，多个所述VCSEL芯片中至少部分VCSEL芯片为待测点，所述测试电路结构包括电连接于所述待测点与所述焊盘之间多条电连接线。这样，所述VCSEL晶圆无需进行切割、封装等工序即可进行测试，可降低测试难度和测试成本，还可以避免切割、封装等工序对测试结果的准确性的影响，且能够较大程度地缩短测试周期，较快地得到测试结果。进一步地，由于可以在切割之前得到测试结果并确定VCSEL芯片是否存在缺陷，如果存在缺陷则可提前筛选出去，省去切割、封装等工序。封装等工序。封装等工序。
【技术实现步骤摘要】
VCSEL晶圆
[0001]本申请涉及半导体激光器领域，更为具体地涉及VCSEL晶圆。
技术介绍
[0002]VCSEL（Vertical
‑
Cavity Surface
‑
Emitting Laser，垂直腔面发射激光器）是沿垂直于其衬底的方向出射激光的一种半导体激光器。VCSEL具有发散角小、光束对称、波长热稳定性高、光束质量稳定、单纵模输出、光电转换效率高、体积小、阈值电流低、功耗低、易于集成等特点，在通讯、消费、车载领域都有巨大的应用潜力。目前，VCSEL产品已广泛应用于近距离光纤通信、人脸识别、3D传感等行业。
[0003]在VCSEL芯片生产中，通常，对初始的晶圆进行加工，形成具有多VCSEL结构的VCSEL晶圆，然后对VCSEL晶圆进行切割、封装，得到封装好的VCSEL芯片。为了保证VCSEL芯片的可靠性，需对VCSEL芯片进行较为严苛的检测和筛查，例如，不仅要进行传统的ATE（Automatic test equipment，自动测试设备）测试，还需要进行wafer level（晶圆级别）的老化加速试验来确定VCSEL晶圆的可靠性。然而，现有的老化加速试验存在诸多问题。
[0004]具体地，传统的老化加速试验需要对切割后的VCSEL晶圆进行抽样，对抽选的VCSEL晶圆进行封装，然后对封装后的VCSEL晶圆进行测试，来确定VCSEL晶圆的性能。也就是，传统的老化加速试验是对切割并封装后的VCSEL晶圆进行测试。然而，封装会增加额外的影响因素，进而影响测试结果的可靠性。测试结果的可靠性会依赖于封装的均一性，且额外封装也增加了时间成本，不利于VCSEL芯片的市场竞争力。
[0005]值得一提的是，VCSEL晶圆生产是由芯片制造厂来完成的，VCSEL封装是由封装厂来完成的。VCSEL晶圆从芯片制造厂到封装厂经过了至少两个产业链节点，VCSEL晶圆在此期间性能也会受到影响。封装厂对各个VCSEL晶圆的封装的不均一性会进一步影响VCSEL晶圆的测试结果。
[0006]在现有的用于VCSEL芯片的老化测试方案中，可通过定制的探针卡对VCSEL晶圆进行测试，然而，定制的探针卡电路复杂，测试费用昂贵。
[0007]因此，需要一种新型的VCSEL晶圆老化加速测试方案。
技术实现思路
[0008]本申请的一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆适于直接通过探针加电进行测试，可降低测试难度。
[0009]本申请的另一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆在晶圆级别上形成测试电路结构，且无需进行切割、封装等工序即可进行测试，可以降低测试成本。
[0010]本申请的另一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆无需进行切割、封装等工序即可进行测试，可以避免切割、封装等工序对测试结果的准确性的影响。
[0011]本申请的又一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆无需进行切割、封装等工序即可进行测试，可以较大程度地缩短测试周期，较快地得到测试结果。
[0012]本申请的又一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL可在切割之前进行测试，进一步地可以在切割之前得到测试结果并确定VCSEL芯片是否存在缺陷，如果存在缺陷则可提前筛选出去，省去切割、封装等工序。
[0013]本申请的又一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆可额外增设待检测点且选择其布设位置，在本申请的一些实施方式中，额外增加的待测点不占用原本的VCSEL芯片的形成空间。
[0014]本申请的又一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆的测试覆盖率可调。
[0015]本申请的又一个优势在于提供了一种VCSEL晶圆，其中，所述VCSEL晶圆可通过成熟的芯片制造工艺进行制造，提高所述VCSEL晶圆的结构稳定性和可靠性。
[0016]为了实现上述至少一优势或其他优势和目的，根据本申请的一个方面，提供了一种可VCSEL晶圆，其包括：晶圆主体，包括焊盘和多个VCSEL芯片，其中，多个所述VCSEL芯片中至少部分VCSEL芯片为待测点；以及在晶圆级别上集成于所述晶圆主体的测试电路结构，包括电连接于所述待测点与所述焊盘之间多条电连接线。
[0017]在本申请的VCSEL晶圆中，所述晶圆主体具有多个PCM测试区域，至少一所述待测点形成于所述PCM测试区域。
[0018]在本申请的VCSEL晶圆中，所述晶圆主体具有至少一切割道，至少一所述待测点形成于所述切割道。
[0019]在本申请的VCSEL晶圆中，形成于所述切割道的待测点的长度尺寸小于或等于55μm，宽度尺寸小于或等于55μm。
[0020]在本申请的VCSEL晶圆中，所有所述VCSEL芯片形成所述待测点。
[0021]在本申请的VCSEL晶圆中，多个所述VCSEL芯片中至少三个VCSEL芯片为所述待测点，至少三个所述待测点均匀地分布。
[0022]在本申请的VCSEL晶圆中，所述焊盘包括多个焊点，所述测试电路结构包括连接于多个所述焊点之间的第一电连接线和连接于所述待测点与所述第一电连接线之间的第二电连接线。
[0023]在本申请的VCSEL晶圆中，所述第一电连接线具有首尾相接的闭合环结构。
[0024]在本申请的VCSEL晶圆中，多个所述焊点邻近于所述VCSEL晶圆的外边缘。
[0025]在本申请的VCSEL晶圆中，所述待测点具有芯片正极和芯片负极，所述第二电连接线包括连接于所述芯片正极的正电连接线和连接于所述芯片负极的负电连接线。
[0026]通过对随后的描述和附图的理解，本申请进一步的目的和优势将得以充分体现。
[0027]本申请的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。
附图说明
[0028]从下面结合附图对本申请实施例的详细描述中，本申请的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：
图1图示了根据本申请实施例的VCSEL晶圆的结构示意图。
[0029]图2图示了根据本申请实施例的VCSEL晶圆的一个局部放大示意图。
[0030]图3图示了根据本申请实施例的VCSEL晶圆的另一局部放大示意图。
[0031]图4图示了根据本申请实施例的VCSEL晶圆的又一个局部放大示意图。
具体实施方式
[0032]以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由专利技术人使用以使得能够清楚和一致地理解本申请。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本申请的目的而提供本申请的各种实施例的以下描述。
[0033]可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种VCSEL晶圆，其特征在于，包括：晶圆主体，包括焊盘和多个VCSEL芯片，其中，多个所述VCSEL芯片中至少部分VCSEL芯片为待测点；以及在晶圆级别上集成于所述晶圆主体的测试电路结构，包括电连接于所述待测点与所述焊盘之间多条电连接线。2.根据权利要求1所述的VCSEL晶圆，其中，所述晶圆主体具有多个PCM测试区域，至少一所述待测点形成于所述PCM测试区域。3.根据权利要求1所述的VCSEL晶圆，其中，所述晶圆主体具有至少一切割道，至少一所述待测点形成于所述切割道。4.根据权利要求3所述的VCSEL晶圆，其中，形成于所述切割道的待测点的长度尺寸小于或等于55μm，宽度尺寸小于或等于55μm。5.根据权利要求1所述的VCSEL晶圆，其中，所有所述VCSEL芯片形成所述...
【专利技术属性】
技术研发人员：林珊珊，李念宜，刘赤宇，
申请(专利权)人：浙江睿熙科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。