全流程布局布线增量优化方法、装置及计算机设备制造方法及图纸

本发明专利技术提供一种全流程布局布线增量优化方法、装置及计算机设备，该方法包括：根据布局布线后的综合时序分析结果，获取所有不满足核心约束条件的违规单元；在所有违规单元中确定所需优化的一个或多个独立的目标违规单元；调整每一目标违规单元的位置或面积并同步调整与该目标违规单元相连接的邻近单元的布线以满足核心约束条件；更新一个或多个独立的目标违规单元优化后的布局布线环境并输出更新后的综合时序分析结果；基于更新后的综合时序分析结果判断是否存在违规单元；若是，则在新的布局布线环境中重新获取所有不满足核心约束条件的违规单元并确定所需优化的目标违规单元并重复上述优化步骤。元并重复上述优化步骤。元并重复上述优化步骤。

【技术实现步骤摘要】
全流程布局布线增量优化方法、装置及计算机设备


[0001]本专利技术涉及集成电路电子设计自动化领域，且特别涉及一种全流程布局布线增量优化方法、装置及计算机设备。

技术介绍

[0002]布局布线优化是集成电路芯片设计中的重要步骤，是芯片实现PPA(Performance，Power，Area)目标值的关键。现有的布局布线工具普遍采用批量模式对布局布线后的单元进行优化。在批量模式下，许多违规单元被更改和/或添加后再重新合法化整个布局并修复整个布线；即批量模式优化中所有的违规单元均是基于同一个默认的布局布线环境(即优化前所生成的布局布线环境)下进行的优化。
[0003]然而，事实上第一个违规单元优化后整个布局布线环境即被更改，后续每一个违规单元都是在其之前的违规单元优化后所形成的更改后的布局布线环境下所进行的优化，而并非默认的初始的那个统一的布局布线环境。换言之，除了第一个违规单元，其余违规单元优化所处的布局布线环境和默认的布局布线环境均不相同。由于在后的每个违规单元均是在一个不准确的布局布线环境下进行优化，这将导致优化后的时序发生很大的跳跃本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全流程布局布线增量优化方法，其特征在于，包括：根据布局布线后的综合时序分析结果，获取所有不满足核心约束条件的违规单元；在所有违规单元中确定所需优化的一个或多个独立的目标违规单元，多个独立的目标违规单元指的是逻辑连接和空间连接上均不相关的多个目标违规单元；调整每一目标违规单元的位置或面积并同步调整与该目标违规单元相连接的邻近单元的布线以满足核心约束条件；更新一个或多个独立的目标违规单元优化后的布局布线环境并输出更新后的综合时序分析结果；基于更新后的综合时序分析结果判断是否存在违规单元；若是，则在新的布局布线环境中重新获取所有不满足核心约束条件的违规单元并确定所需优化的目标违规单元；重复目标违规单元优化、优化后的布局布线环境更新、判断以及基于更新后的综合时序分析结果在所有违规单元中确定目标违规单元。2.根据权利要求1所述的全流程布局布线增量优化方法，其特征在于，在获得当前布局布线环境下的所有违规单元后：基于逻辑网表中信号的传输路径确定每一违规单元的逻辑连接；根据布局布线时对每个单元的网格规划确定每一违规单元的空间连接；将逻辑连接和空间连接上均不相关的多个违规单元确定为所需优化的多个独立的目标违规单元。3.根据权利要求2所述的全流程布局布线增量优化方法，其特征在于，在确定多个独立的目标违规单元后，并行式同步优化所有独立的目标违规单元。4.根据权利要求2所述的全流程布局布线增量优化方法，其特征在于，所述布局布线为逐渐细化网格、细分单元的递进式同步布局布线，根据每一违规单元所属的初始根单元在初始粗网格内的位置来确定其空间连接。5.根据权利要求1所述的全流程布局布线增量优化方法，其特征在于，在获得综合时序分析结果后根据时序富余量对所有违规单元进行排序，将时序富余量最低的违规单元确定为第一目标违规单元；基于其它违规单元在逻辑连接和空间连接上与所确定的第一目标违规单元的关系来确定其余独立的目标违规单元。6.根据权利要求1所述的全流程布局布线增量优化方法，其特征在于，在获得综合时序分析结果后确定关键路径，将关键路径上时序富余量最低的违规单元确定为第一目标违规单元；基于其它违规单元在逻辑连接和空间连接上与所确定的第一目标违规单元的关系来确定其余独立的目标违规单元。7.根据权利要求1所述的全流程布局...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：正心元科技杭州有限公司，
类型：发明
国别省市：