一种像素电路、驱动方法及显示装置制造方法及图纸

本发明专利技术提供了一种像素电路、驱动方法及显示装置，该像素电路包括第一像素电路和第二像素电路，第一像素电路和第二像素电路均包括驱动晶体管及连接于驱动晶体管的栅极与第一极之间的第一电容；在第一像素电路中，驱动晶体管的栅极与第二极之间连接有阈值补偿晶体管；第二像素电路包括补偿共享电路，补偿共享电路连接于第一像素电路的驱动晶体管的栅极与第二像素电路的驱动晶体管的栅极之间，且被配置为在阈值补偿晶体管对第一像素电路的驱动晶体管进行阈值电压补偿时，将第一像素驱动电路的补偿电压共享给第二像素电路的驱动晶体管。本发明专利技术的方案可减小对显示装置的面积占用，有利于提升显示PPI。利于提升显示PPI。利于提升显示PPI。

【技术实现步骤摘要】
一种像素电路、驱动方法及显示装置


[0001]本专利技术涉及显示
，具体涉及一种像素电路、驱动方法及显示装置。

技术介绍

[0002]AMOLED(Active
‑
Matrix Organic Light
‑
Emitting Diode，有源矩阵有机发光二极管)显示装置上设置有呈阵列排布多个像素电路，每个像素电路均设置有阈值电压补偿回路，用于补偿驱动晶体管的阈值电压，使流经发光器件的电流大小与驱动晶体管的阈值电压无关。但是，由于每个像素电路均设置有阈值电压补偿回路，使得多个像素电路会在显示装置上占用较大的面积，不利于提升显示装置的PPI(Pixels Per Inch，每英寸所拥有的像素数量)。

技术实现思路

[0003]有鉴于此，本专利技术提供一种像素电路、驱动方法及显示装置，以解决现有技术中像素电路会在显示装置上占用较大的面积，不利于提升显示装置的PPI的问题。
[0004]本专利技术的第一方面提供了一种像素电路，包括第一像素电路和第二像素电路；第一像素电路和第二像素电路均包括驱动晶体管以及连接于驱动晶体管的栅极与第一极之间的第一电容；在第一像素电路中，驱动晶体管的栅极与第二极之间连接有阈值补偿晶体管；第二像素电路包括补偿共享电路，补偿共享电路连接于第一像素电路的驱动晶体管的栅极与第二像素电路的驱动晶体管的栅极之间，且被配置为在阈值补偿晶体管对第一像素电路的驱动晶体管进行阈值电压补偿时，将第一像素电路的补偿电压共享给第二像素电路的驱动晶体管。/>[0005]在一种实施方式中，补偿共享电路包括一个共享控制晶体管，共享控制晶体管的第一极与第一像素电路的栅极连接，共享控制晶体管的第二极与相应第二像素电路的驱动晶体管的栅极连接，共享控制晶体管的栅极连接第二控制信号。
[0006]在一种实施方式中，第一像素电路和第二像素电路均包括第二电容和钳位电路；第二电容的第一极与驱动晶体管的栅极连接，第二电容的第二极通过钳位电路连接至第一电源信号输入端，第一电源信号输入端用于输入第一电源信号；以及，钳位电路被配置为在驱动晶体管进行阈值电压补偿的过程中，将第一电源信号传输至第二电容的第二极。
[0007]在一种实施方式中，阈值补偿晶体管的栅极连接第二控制信号；钳位电路包括钳位晶体管，钳位晶体管的第一极与第一电源信号输入端连接，钳位晶体管的第二极与第二电容的第二极连接，钳位晶体管的栅极连接所述第二控制信号。
[0008]在一种实施方式中，第一像素电路和第二像素电路均包括数据写入晶体管；数据写入晶体管的第一极与数据输入端连接，数据写入晶体管的第二极与第二电容的第二极连接，数据写入晶体管的栅极与第三控制信号连接。
[0009]在一种实施方式中，第一像素电路和第二像素电路均包括发光器件、第一发光控制晶体管和第一复位晶体管；第一发光控制晶体管连接于驱动晶体管的第二极与发光器件
的第一极之间，第一发光控制晶体管的栅极与发光控制信号连接；以及，第一复位晶体管的第一极与复位电压输入端连接，第一复位晶体管的第二极与发光器件的第一极连接，第一复位晶体管的栅极与第一控制信号连接。
[0010]在一种实施方式中，第一像素电路还包括第二复位晶体管，第二复位晶体管连接于复位电压输入端与第一像素电路的驱动晶体管的栅极之间，第二复位晶体管的栅极与第一控制信号连接。
[0011]在一种实施方式中，至少两个第二像素电路与第一像素电路连接。
[0012]本专利技术的第二方面提供了一种驱动方法，应用于上述任一种实施方式的像素电路，驱动方法包括：在对第一像素电路的驱动晶体管进行阈值电压补偿时，通过补偿共享电路将第一像素电路的补偿电压共享给第二像素电路的驱动晶体管。
[0013]本专利技术的第三方面提供一种显示装置，包括上述任一种实施方式的像素电路。
[0014]本专利技术的上述方案至少包括如下有益效果：通过在第一像素电路中设置阈值补偿晶体管，可使阈值补偿晶体管通过第一像素电路的第一电容对其驱动晶体管进行阈值电压补偿，并使第二像素电路通过补偿共享电路共享第一像素电路的补偿电压，如此，可以省去第二像素电路的阈值补偿晶体管，减少像素电路中晶体管的数量，从而减小像素电路对显示装置的面积占用，有利于提升显示装置的PPI，便于显示装置实现高PPI设计。
附图说明
[0015]图1所示为相关技术的一种像素电路的电路图。
[0016]图2所示为本专利技术一实施例的一种像素电路的电路图。
[0017]图3所示为图2的像素电路对应的一种时序图。
[0018]图4所示为图2中写入第一像素电路的第一数据信号的灰度展开仿真效果图。
[0019]图5所示为本专利技术一实施例的另一种像素电路的电路图。
[0020]图6所示为图5的一种排布示意图。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0022]如图1所示，以7T1C像素电路为例，在相关技术中，显示装置上设置有呈阵列排布多个像素电路10，每个像素电路10均包括七个晶体管和一个第一电容C1，七个晶体管分别为驱动晶体管T1、第一复位晶体管T2、第二复位晶体管T3、阈值补偿晶体管T4、数据写入晶体管T5、第一发光控制晶体管T6、第二发光控制晶体管T7和发光器件O1，阈值补偿晶体管T4连接于驱动晶体管T1的栅极G与漏极D之间，以构成阈值电压补偿回路。但是，由于每个像素电路10均设置有阈值电压补偿回路，使得多个像素电路10会在显示装置上占用较大的面积，不利于提升显示装置的PPI。
[0023]有鉴于此，本专利技术提供一种像素电路、驱动方法及显示装置，以解决相关技术中不利于提升显示装置的PPI的问题。下面结合附图对本专利技术的实施例进行详细说明。
[0024]图2所示为本专利技术一实施例的像素电路的电路图。
[0025]如图2所示，该像素电路10包括第一像素电路11A和第二像素电路11B，第一像素电路11A和第二像素电路11B均包括驱动晶体管T1以及连接于驱动晶体管T1的栅极与第一极之间的第一电容C1。示例性地，第一电容C1的第一极与驱动晶体管T1的第一极连接，第一电容C1的第二极与驱动晶体管T1的栅极连接。
[0026]在第一像素电路11A中，驱动晶体管T1的栅极与第二极之间连接有阈值补偿晶体管T4，阈值补偿晶体管T4用于通过第一电容C1对驱动晶体管T1的阈值电压进行补偿。示例性地，阈值补偿晶体管T4的第一极与驱动晶体管T1的第二极连接，阈值补偿晶体管T4的第二极与驱动晶体管T1的栅极连接，阈值补偿晶体管T4的栅极用于接入第二控制信号S2。示例性地，阈值补偿晶体管T4可以为P沟道型晶体管或N沟道型晶体管。
[0027]第二像素电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：第一像素电路和第二像素电路；所述第一像素电路和所述第二像素电路均包括驱动晶体管以及连接于所述驱动晶体管的栅极与第一极之间的第一电容；在所述第一像素电路中，所述驱动晶体管的栅极与第二极之间连接有阈值补偿晶体管；所述第二像素电路包括补偿共享电路，所述补偿共享电路连接于所述第一像素电路的驱动晶体管的栅极与所述第二像素电路的驱动晶体管的栅极之间，且被配置为在所述阈值补偿晶体管对所述第一像素电路的驱动晶体管进行阈值电压补偿时，将所述第一像素电路的补偿电压共享给所述第二像素电路的驱动晶体管。2.根据权利要求1所述的像素电路，其特征在于，所述补偿共享电路包括一个共享控制晶体管，所述共享控制晶体管的第一极与所述第一像素电路的栅极连接，所述共享控制晶体管的第二极与相应所述第二像素电路的驱动晶体管的栅极连接，所述共享控制晶体管的栅极连接第二控制信号。3.根据权利要求1所述的像素电路，其特征在于，所述第一像素电路和所述第二像素电路还均包括第二电容和钳位电路；所述第二电容的第一极与所述驱动晶体管的栅极连接，所述第二电容的第二极通过所述钳位电路连接至第一电源信号输入端，所述第一电源信号输入端用于输入第一电源信号；以及，所述钳位电路被配置为在所述驱动晶体管进行阈值电压补偿的过程中，将所述第一电源信号传输至所述第二电容的第二极。4.根据权利要求3所述的像素电路，其特征在于，所述阈值补偿晶体管的栅极连接第二控制信号；所述钳位电路包括钳位晶体管，所述钳位晶体管的第一极与所述第一电源信号输入端连接，所述钳位晶体管的第二极与所述第二电...

【专利技术属性】
技术研发人员：郭子栋，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：