一种基于双校准的低失调低功耗动态比较器制造技术

本发明专利技术涉及一种基于双校准的低失调低功耗动态比较器。包括比较器输入单元、动态前置预放大器、动态锁存器、DAC校准单元以及时钟产生电路五个模块，有校准状态与比较状态两种工作状态，时钟产生电路根据比较器时钟CLKC和控制信号CA生成第一级校准时钟CLK1、第二级校准时钟CLK2和计数器复位信号RESET，根据这三个信号的变化，该比较器先后完成两次校准，随后进入比较状态。本发明专利技术的内置比较器为动态前置预放大器和动态锁存器构成，无需考虑静态功耗，并且通过5bit DAC校准单元两次改变衬底电位的方案，最终使得本发明专利技术达到了低失调低功耗的效果。的效果。的效果。

【技术实现步骤摘要】
一种基于双校准的低失调低功耗动态比较器


[0001]本专利技术涉及一种基于双校准的低失调低功耗动态比较器。

技术介绍

[0002]随着信息和通信技术的迅猛发展，数字信号处理技术在各个领域中得到了广泛的应用。各种先进的自适应算法都需要将信号转换成数字形式进行处理，替代传统的模拟电路完成相应的功能。然而自然界中大多数信号都为模拟信号，因此需要模数转换器(ADC)将模拟信号转化为数字信号。目前模数转换器广泛应用于宽带通信、医疗监护及音频处理等领域，是现代电子设备中必不可少的关键电路模块。
[0003]经典的奈奎斯特ADC有三种：FlashADC、PipelineADC和SARADC，而Σ
‑
ΔADC为过采样型ADC，不同的ADC具有不同特点和用途。Σ
‑
ΔADC通过过采样技术和噪声整形技术使其分辨率可以达到24bit甚至更高的精度，但是速度较慢，主要应用于音频领域。FlashADC结构简单，速度快，但是内部器件数量随分辨率呈指数增长，其主要应用于高速、低精度领域。PipelineADC是将几个工作流程相同的ADC流水级电路级联起来，各级以流水线的方式交替工作，能够实现高转换速率，但功耗较大，主要用于视频领域。SARADC结构相对简单，数字化程度高，工艺兼容性好，采样速率为中低速，分辨率平均为12位左右，并且具有较好的能量效率，成为可穿戴智能设备和医疗领域常用的ADC结构。
[0004]为了满足产品的市场需求，SARADC目前趋向于低功耗，高精度的发展方向。在高精度的SARADC中，其精度会受到比较器失调的制约，比较器失调主要来源于生产工艺过程的偏差、环境变化引入的失调以及比较器的结构和工作点设置引入的失调，因此低失调比较器的设计至关重要。目前，比较器片内校准电路主要有输入失调存储技术(IOS)、输出失调存储技术(OOS)、电荷泵校准以及DAC校准等。IOS技术和OOS技术的前置预放大器为静态结构，会引入静态电流，造成较大的能耗以及较长的响应时间。电荷泵校准难以控制校准精度。DAC校准若其位数过大，则会产生面积的浪费，同时也会引入较大的功耗。

技术实现思路

[0005]本专利技术的目的在于降低高精度SARADC比较器的失调电压，同时又为了保证系统具有较低功耗，因此提供一种基于双校准的低失调低功耗动态比较器，先后复用两个5bitDAC改变衬底电位来完成两次校准，可以实现较低功耗以及较小的面积，同时拥有较高的校准精度。
[0006]为实现上述目的，本专利技术的技术方案是：一种基于双校准的低失调低功耗动态比较器，包括比较器输入单元、时钟产生电路、动态前置预放大器、动态锁存器以及DAC校准单元；比较器输入单元的输入端作为输入端电压信号、输入共模电压信号的输入，比较器输入单元的输出端与动态前置预放大器的输入端连接，时钟产生电路的输入端作为控制信号、比较器时钟信号的输入，以生成第一次校准时钟、第二次校准时钟以及计数器复位信号作为DAC校准单元的控制信号；比较器时钟信号还作为动态前置预放大器和DAC校准单元的控
制信号，动态前置预放大器的输出端与动态锁存器的输入端连接，动态锁存器的输出端的输出信号作为DAC校准单元的输入端的输入信号，DAC校准单元的输出端的输出信号分别作为第一级的衬底校准电压、第二级的衬底校准电压。
[0007]在本专利技术一实施例中，比较器输入单元由两个选择器组成，其中一个选择器的输入为第一输入端电压信号V
ip
和输入共模电压信号V
cm1
，另一个选择器的输入为第二输入端电压信号V
in
和输入共模电压信号V
cm1
，两个选择器的输出端作为比较器输入单元的输出端，并输出输出信号(V
+
，V
‑
)。
[0008]在本专利技术一实施例中，动态前置预放大器，由晶体管M1、M2、M3、M4和M5组成；比较器输入单元的输出端输出信号(V
+
，V
‑
)作为动态前置预放大器的输入与差分输入对管M2、M3的栅极连接；M2、M4漏极相连，M3、M5漏极相连，二者作为动态前置预放大器的输出端输出信号(on1，op1)；M4、M5源极连至地电位；差分输入对管M2、M3源极与M1漏极相连，M1源极与电源相连，M4、M5作为开关管控制动态前置预放大器的工作状态，比较器时钟信号CLKC作用于M1、M4、M5的栅极。
[0009]在本专利技术一实施例中，动态锁存器，由晶体管M6、M7、M8、M9、M10、M11、M12和M13组成；动态前置预放大器的输出端输出信号(on1，op1)作为输入信号分别与M8、M10和M9、M11栅极相连接，M8、M9漏极分别与M10、M12和M11、M13的漏极相连接，M8、M9的源极分别与M6、M7的漏极相连，M6、M7的栅极分别和M12、M13的栅极相连；M6、M7的源极连至地电位，M10、M11、M12和M13的源极连至电源电压；M6、M12的栅极与M9、M11和M13的漏极连接，M7、M13的栅极与M8、M10和M12的漏极连接，并分别作为动态锁存器的输出端的输出信号(VOUTP，VOUTN)；动态前置预放大器的输出端输出信号(on1，op1)控制M8、M9、M10和M11的栅极，控制其导通与关闭。
[0010]在本专利技术一实施例中，DAC校准单元，由计数器、R
‑
2RDAC阵列以及开关电容网络组成；比较器时钟信号CLKC、动态锁存器的输出端的输出信号VOUTP和计数器复位信号RESET作为计数器的输入信号，计数器输出的二进制码、参考电压V
ref
、共模电压V
cm2
以及第一次校准时钟CLK1作为R
‑
2RDAC阵列的输入信号，R
‑
2RDAC阵列的输出端与开关电容网络连接，开关电容网络包括四个晶体管、四个电容C
BP0
、C
BN0
、C
BP1
、C
BN1
，每个晶体管的漏极分别与R
‑
2RDAC阵列的输出端连接，每个晶体管的源极分别作为DAC校准单元的四个衬底电压输出端，且每个晶体管的源极分别经四个电容C
BP0
、C
BN0
、C
BP1
、C
BN1
连接至地电位，每个晶体管依次由第一次校准时钟CLK1、第二次校准时钟CLK2、第一次校准时钟CLK1、第二次校准时钟CLK2控制导通与关闭，在第一次校准时钟CLK1、第二次校准时钟CLK2的控制下，先后完成两次校准，最终产生四个衬底电压V
BP0
、V
BN0
、V
BP1
和V
BN1
。
[0011]在本专利技术一实施例中，由动态前置预放大器和动态锁存器组成的动态比较器的具体工作原理为：比较器时钟信号CLKC为高电平时，动态比较器工作在复位状态，动态前置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于双校准的低失调低功耗动态比较器，其特征在于，包括比较器输入单元、时钟产生电路、动态前置预放大器、动态锁存器以及DAC校准单元；比较器输入单元的输入端作为输入端电压信号、输入共模电压信号的输入，比较器输入单元的输出端与动态前置预放大器的输入端连接，时钟产生电路的输入端作为控制信号、比较器时钟信号的输入，以生成第一次校准时钟、第二次校准时钟以及计数器复位信号作为DAC校准单元的控制信号；比较器时钟信号还作为动态前置预放大器和DAC校准单元的控制信号，动态前置预放大器的输出端与动态锁存器的输入端连接，动态锁存器的输出端的输出信号作为DAC校准单元的输入端的输入信号，DAC校准单元的输出端的输出信号分别作为第一级的衬底校准电压、第二级的衬底校准电压。2.根据权利要求1所述的一种基于双校准的低失调低功耗动态比较器，其特征在于，比较器输入单元由两个选择器组成，其中一个选择器的输入为第一输入端电压信号V
ip
和输入共模电压信号V
cm1
，另一个选择器的输入为第二输入端电压信号V
in
和输入共模电压信号V
cm1
，两个选择器的输出端作为比较器输入单元的输出端，并输出输出信号(V
+
，V
‑
)。3.根据权利要求2所述的一种基于双校准的低失调低功耗动态比较器，其特征在于，动态前置预放大器，由晶体管M1、M2、M3、M4和M5组成；比较器输入单元的输出端输出信号(V
+
，V
‑
)作为动态前置预放大器的输入与差分输入对管M2、M3的栅极连接；M2、M4漏极相连，M3、M5漏极相连，二者作为动态前置预放大器的输出端输出信号(on1，op1)；M4、M5源极连至地电位；差分输入对管M2、M3源极与M1漏极相连，M1源极与电源相连，M4、M5作为开关管控制动态前置预放大器的工作状态，比较器时钟信号CLKC作用于M1、M4、M5的栅极。4.根据权利要求3所述的一种基于双校准的低失调低功耗动态比较器，其特征在于，动态锁存器，由晶体管M6、M7、M8、M9、M10、M11、M12和M13组成；动态前置预放大器的输出端输出信号(on1，op1)作为输入信号分别与M8、M10和M9、M11栅极相连接，M8、M9漏极分别与M10、M12和M11、M13的漏极相连接，M8、M9的源极分别与M6、M7的漏极相连，M6、M7的栅极分别和M12、M13的栅极相连；M6、M7的源极连至地电位，M10、M11、M12和M13的源极连至电源电压；M6、M12的栅极与M9、M11和M13的漏极连接，M7、M13的栅极与M8、M10和M12的漏极连接，并分别作为动态锁存器的输出端的输出信号(VOUTP，VOUTN)；动态前置预放大器的输出端输出信号(on1，op1)控制M8、M9、M10和M11的栅极，控制其导通与关闭。5.根据权利要求4所述的一种基于双校准的低失调低功耗动态比较器，其特征在于，DAC校准单元，由计数器、R
‑
2RDAC阵列以及开关电容网络组成；比较器时钟信号CLKC、动态锁存器的输出端的输出信号VOUTP和计数器复位信号RESET作为计数器的输入信号，计数器输出的二进制码、参考电压V
ref
、共模电压V
cm2
以及第一次校准时钟CLK1作为R
‑
2RDAC阵列的输入信号，R
‑
2RDAC阵列的输出端与开关电容网络连接，开关电容网络包括四个晶体管、四个电容C
BP0
、C
BN0
、C
BP1
、C
BN1
，每个晶体管的漏极分别与R
‑
2RDAC阵列的输出端连接，每个晶体管的源极分别作为DAC校准单元的四个衬底电压输出端，且每个晶体管的源极分别经四个电容C
BP0
、C
BN0
、C
BP1
、C
BN1
连接至地电位，每个晶体管依次由第一次校准时钟CLK1、第二次校准时钟CLK2、第一次校准时钟CLK1、第二次校准时钟CLK2控制导通与关闭，在第一次校准时钟CLK1、第二次校准时钟CLK2的控制下，先后完成两次校准，最终产生四个衬底电压V
BP0

【专利技术属性】
技术研发人员：魏榕山，郑智建，周圻坤，魏聪，黄黎杰，
申请(专利权)人：福州大学，
类型：发明
国别省市：