一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源技术方案

本发明专利技术属于电子电路技术领域，具体涉及一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源。本发明专利技术对基准核心电路和箝位运放的电源电压进行调节以及利用BJT集电极到发射极阻断信号传递提高基准对电源噪声的抑制性能，再通过三极管发射结电压同温度的关系，产生对地参考的基准电压值。的基准电压值。的基准电压值。

【技术实现步骤摘要】
一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源


[0001]本专利技术属于电子电路
，具体涉及一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源。

技术介绍

[0002]带隙基准源广泛地应用于模拟电路，比如运放需要精确的电压来确定其共模电平、比较器需要稳定的电压来作为参考电压，因此带隙基准源的性能优劣对芯片整体工作有很大的影响。在高压半桥栅驱动应用中，功率管开关动作时会产生大电流流经寄生电感，导致芯片内部电源和参考地受到高频噪声的影响，进而破坏基准电路的稳定状态。因此，一个高抗噪声的带隙基准源对提高高压栅驱动芯片的可靠性有重要意义。

技术实现思路

[0003]针对上述问题，本专利技术提出一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源。
[0004]本专利技术的技术方案是：
[0005]一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第一电容、第二电容、第三电容、第一三极管、第二三极管和运算放大器；
>[0006]第一电阻的一端接电源，另一端接第一NMOS管的漏极和栅极、第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接地；
[0007]第一PMOS管的源极接电源，其栅极接第三PMOS管的栅极、第四PMOS管的栅极和漏极、第五PMOS管的栅极、第四NMOS管的漏极和第一电容的一端，第一PMOS管的漏极接第二PMOS管的栅极和第二NMOS管的漏极；第一电容的另一端和第四PMOS管的源极接电源，第二NMOS管的源极接地；
[0008]第二PMOS管的源极接电源，其漏极接第四NMOS管的栅极；
[0009]第三PMOS管的源极接电源，其漏极接第三NMOS管的漏极，第三NMOS管的栅极接第四NMOS管的源极和第二电阻的一端，第三NMOS管的源极和第二电阻的另一端接地；
[0010]第五PMOS管的源极接电源，其漏极接第五NMOS管的漏极和栅极、第六NMOS管的栅极、第七NMOS管的栅极，第五NMOS管的源极、第六NMOS管的源极、第七NMOS管的源极和漏极接地；
[0011]第六PMOS管的源极接运算放大器的输出端，其栅极和漏极互连后接第七PMOS管的栅极、第八PMOS管的栅极、第九PMOS管的栅极、第六NMOS管的漏极；
[0012]第七PMOS管的源极接运算放大器的输出端，其漏极接第十PMOS管的源极和第十一
PMOS管的源极；第十PMOS管的栅极接第一三极管发射极和第五电阻的一端，第十PMOS管的漏极接第八NMOS管的漏极和栅极、第九NMOS管的栅极；第十一PMOS管的栅极接第十二NMOS管的漏极、第七电阻的一端、第六电阻的一端，第十一PMOS管的漏极接第九NMOS管的漏极、第三电阻的一端、第十NMOS管的栅极；第六电阻的另一端、第八NMOS管的源极和第九NMOS管的源极接地；
[0013]第八PMOS管的源极接运算放大器的输出端，其漏极接第二电容的一端、第十NMOS管的漏极、第一三极管的基极、第二三极管的基极、第三电容的一端；第二电容的另一端接第三电阻的另一端；第三电容的另一端和第十NMOS管的源极接地；
[0014]第九PMOS管的源极接运算放大器的输出端，其漏极接第十一NMOS管的栅极和漏极、第十二NMOS管的栅极；第十一NMOS管的源极接地；
[0015]第四电阻的一端接运算放大器的输出端，第四电阻的另一端接第十二NMOS管的漏极；
[0016]第一三极管的集电极接运算放大器的输出端，第一三极管的发射极通过第五电阻后接地；
[0017]第二三极管的集电极接运算放大器的输出端，第二三极管的发射极接第七电阻的另一端；
[0018]运算放大器的正输入端接基准电压，负输入端接第八电阻的一端和第九电阻的一端，第八电阻的另一端接运算放大器的输出端，第九电阻的另一端接地。
[0019]进一步的，所述运算放大器包括第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第四电容和第十电阻；
[0020]第十二PMOS管的源极接电源，其栅极接第四PMOS管的漏极，第十二PMOS管的漏极接第十四PMOS管的源极和第十五PMOS管的源极；第十四PMOS管的栅极为运算放大器的负输入端，第十五PMOS管的栅极为运算放大器的正输入端；第十四PMOS管的漏极接第十三NMOS管的漏极和栅极、第十四NMOS管的栅极；第十三NMOS管的源极和第十四NMOS管的源极接地；第十五PMOS管的漏极接第十四NMOS管的漏极、第十电阻的一端、第十五NMOS管的栅极；第十三PMOS管的源极接电源，其漏极接第四电容的一端和第十五NMOS管的漏极，第四电容的另一端接第十电阻的另一端，第十五NMOS管的源极接地。
[0021]本专利技术的有益效果为，具有良好的抗地噪声和电源噪声能力。
附图说明
[0022]图1为本专利技术的电路结构原理图；
[0023]图2为本专利技术的预电源轨产生运放电路图；
[0024]图3为本专利技术的高抗噪声原理示意图；
[0025]图4为本专利技术的基准电压温度系数仿真图；
[0026]图5为本专利技术的基准电压对地噪声抑制效果仿真图；
[0027]图6为本专利技术的基准电压对电源噪声抑制效果仿真图。
具体实施方式
[0028]下面结合附图，对本专利技术技术方案进行详细描述：
[0029]如图1所示为本专利技术提出的高抗噪声浮动带隙基准源的完整电路结构。该电路可以大致分成四部分：启动和偏置电路、与电源轨产生电路、带隙基准核心电路、负反馈运放箝位电路。
[0030]本专利技术的工作原理为：对基准核心电路和箝位运放的电源电压进行调节以及利用BJT集电极到发射极阻断信号传递提高基准对电源噪声的抑制性能，再通过三极管发射结电压同温度的关系，产生对地参考的基准电压值。
[0031]图1中的左侧标注部分为启动和偏置电路，工作过程如如下。当芯片没有上电时，内部节点初始电压为0。当VCC开始上电时，MN1的栅极通过R1随VCC一起升高，直到达到MN1的阈值电压，之后打开MN1和MN2并拉低MP2的栅端，MP2打开后给MN4所在支路上电，此时MN4、MP4和MP3构成正反馈加快偏置部分上电，MP4产生偏置电流Ibias并镜像给MP3，同时MP1被打开，开始将MP2的栅极拉高，从而渐渐切断启动支路，负反馈回路MN3、M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于GaN半桥栅驱动系统的抗噪声带隙基准源，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第一电容、第二电容、第三电容、第一三极管、第二三极管和运算放大器；第一电阻的一端接电源，另一端接第一NMOS管的漏极和栅极、第二NMOS管的栅极，第一NMOS管的源极和第二NMOS管的源极接地；第一PMOS管的源极接电源，其栅极接第三PMOS管的栅极、第四PMOS管的栅极和漏极、第五PMOS管的栅极、第四NMOS管的漏极和第一电容的一端，第一PMOS管的漏极接第二PMOS管的栅极和第二NMOS管的漏极；第一电容的另一端和第四PMOS管的源极接电源，第二NMOS管的源极接地；第二PMOS管的源极接电源，其漏极接第四NMOS管的栅极；第三PMOS管的源极接电源，其漏极接第三NMOS管的漏极，第三NMOS管的栅极接第四NMOS管的源极和第二电阻的一端，第三NMOS管的源极和第二电阻的另一端接地；第五PMOS管的源极接电源，其漏极接第五NMOS管的漏极和栅极、第六NMOS管的栅极、第七NMOS管的栅极，第五NMOS管的源极、第六NMOS管的源极、第七NMOS管的源极和漏极接地；第六PMOS管的源极接运算放大器的输出端，其栅极和漏极互连后接第七PMOS管的栅极、第八PMOS管的栅极、第九PMOS管的栅极、第六NMOS管的漏极；第七PMOS管的源极接运算放大器的输出端，其漏极接第十PMOS管的源极和第十一PMOS管的源极；第十PMOS管的栅极接第一三极管发射极和第五电阻的一端，第十PMOS管的漏极接第八NMOS管的漏极和栅极、第九NMOS管的栅极；第十一PM...

【专利技术属性】
技术研发人员：明鑫，邵瑞洁，吴之久，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：