【技术实现步骤摘要】
一种基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置
[0001]本专利技术涉及网络信息数据加密解密领域,尤其涉及一种基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置。
技术介绍
[0002]随着信息全球化的不断发展,网络技术日益成熟,与人们的日常生活紧密相连,带来了不少便利,已经成为了现代社会不可或缺的部分。然而由于网络具有连接形式多样化、终端分布的不均匀化、开放性和共享性等特性,导致在网络中进行数据传输时易受到监听和入侵。
[0003]目前信息加密技术可分为两类,一种是软件加密,另一种是硬件加密。软件加密虽然具有成本、工艺难度低和方便更新的优点,但是因需要占用大量计算机的内存和CPU的时间而具有更多系统资源的浪费、运行速度的降低和安全性和可靠性变差的缺点;硬件加密主要采用专用加密卡来实现,虽然成本较高,但是具有加解密速度快,使用方法简单,安全性高和算法容易进行更新升级替换的优点,这也是硬件加密在当今社会越来越流行的原因。
[0004]Zynq是由一个双核ARM Cortex
‑ ...
【技术保护点】
【技术特征摘要】
1.一种基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置,其特征在于,包括:Zynq的PS端为双核ARM,PL端配置两个千兆以太网网口。本装置从PL第一网口接收其他设备发送的以太网帧,然后将其转换格式后传递至PS端第一内部网口。PS端接收该帧将其从第二内部网口转发出去,然后FPGA部分会对这一被转发的以太网帧进行一系列的处理:首先判断该报文是否需要加解密,然后根据设计的算法对报文数据进行处理,并将经过处理过后的报文数据转换格式后输出至PL端第二网口。最后,经过处理后的以太网帧会从PL端网口传递至其他设备。2.根据权利要求1所述的基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置,其特征在于,包括:ARM部分仅用于传递或发送以太网数据帧,不对以太网帧进行除将最小数据帧长度扩充至72个字节以外的任何形式的处理,所有处理,包括加解密处理以及更替帧原有的帧校验序列(FCS)、首部校验和(checksum)等,均由FPGA部分完成。3.根据权利要求1、2所述的基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置,其特征在于所述FPGA部分,包括:加解密判断模块,所述的加解密判断模块有多个,用于判断数据帧是否需要加密;加解密模块,该模块一共是由三种子模块组合而成:密钥计数器输入子模块、密钥计算子模块、以太网帧数据加解密子模块,用于根据密码算法和判断模块的结果对报文数据进行加解密;延迟模块,所述的延迟模块有多种,用于协调整体时序,保证各模块功能和整体功能可正确运行。4.根据权利要求1~3所述的基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置,其特征在于加解密判断模块,包括:加解密判断模块会首先对以太网帧进行数据解析,获取所需的重要信息,然后根据HTTP、HTTPS、MDNS、DNS、SSDP等正常使用互联网/因特网功能时所必须使用的协议的帧结构进行判断,从而保证本发明可以在广域网环境下使用,将判断结果存储在1bit的寄存器中,然后将其输出至加解密模块中。5.根据权利要求1~4所述的基于Zynq的广域网下UDP、TCP网络协议硬件加解密装置,其特征在于加解...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。