半导体基板元结构及其制造方法技术

本发明专利技术是有关一种半导体基板元结构及其制造方法，其中基板元结构包含一基板、多个第一元结构与多个第二元结构，该多个第一元结构与该多个第二元结构为透过蚀刻处理将基材形成具有该多个第一元结构与该多个第二元结构的该基板，且透过该多个第一元结构与该多个第二元结构的单位面积差异及对称排列，以让该基板上的外延层平坦化。板上的外延层平坦化。板上的外延层平坦化。

【技术实现步骤摘要】
半导体基板元结构及其制造方法


[0001]本专利技术是有关一种半导体结构及其制造方法，尤其是一种半导体基板元结构及其制造方法。

技术介绍

[0002]由于发光二极管(LED)具有体积小、使用寿命长以及反应快等优点，渐渐取代了以往的灯泡、日光灯管等传统光源。然而，当应用于照明领域时，与荧光灯管相比，LED在发光效率上仍有改善空间，也因此各家厂商无不致力于发光效率的提升，以期能提供人们更好的发光组件。
[0003]一般来说，市售白光LED均以蓝光LED晶粒作为激发源，而蓝光LED晶粒大都是以氮化镓系列(如GaN、GaInN等)作为主要的发光材料，并将氮化镓沉积于具有相同晶体结构的蓝宝石基板(氮化镓与蓝宝石基板皆为六方晶型的晶体结构)上，以形成蓝光LED 晶粒。而为了能有效提高LED的发光效率，在现有的技术中，更在蓝宝石基板上进行图案化，通过规则排列的图案来增加内部量子效率(Internal Quantum Efficiency)与提高光萃取效率(Extraction Efficiency)，有效的增加LED的亮度。
[0004]一般而言，关于磊晶的应力问体，针对发光二极管的磊晶结构在N型半导体层与发光层之间，会设置一层超晶格层(Super
‑
lattice layer)，通过超晶格层用以降低因晶格不匹配所产生的残余应力，可使得磊晶结构的界面差排缺陷的密度降低。由于超晶格层由多对(pairs)交互堆栈的两种半导体材料层所构成。较常使用的材质例如是由氮化铝镓/氮化镓 (AlGaN/GaN)或者是由不同掺杂铟金属比例的氮化铟镓/氮化铟镓(Inx1Ga1
‑
x1N/ Inx2Ga1
‑
x2N)所组成。虽然超晶格层可降低应力累积以提升磊晶质量。
[0005]然而，磊晶制程中所发生的缺陷问题，并非仅发生于N型半导体层与发光层之间，而是从缓冲层形成于基板上的制程开始，即开始需要注意差排缺陷，通常容易长成贯穿差排缺陷(threading dislocation densities,TDDs)，例如:刃差排、螺旋差排或混合差排。
[0006]现今对于蓝宝石基板的技术手段为另设置一层半导体层于蓝宝石基板上，而形成一层元结构，但是为了形成此一层元结构需另外利用回火制程，使其固化于蓝宝石基板上，因而导致另外蓝宝石基板残余热应力，纵使解决了磊晶所造成的缺陷问题却另外衍生了热应力问题，为此需拉长制程时间，或辅以其他技术手段消除热应力。如此让基板的生产制程甚为复杂。
[0007]基于上述的问题，本专利技术提供一种半导体结构及其基板制造方法，其依据不同蚀刻图案进行蚀刻，以让基板上形成不同单位面积的元结构，并让不同单位面积的元结构对称排列，借此不仅可消除应力问题，更可让基板上的外延层平坦。

技术实现思路

[0008]本专利技术的主要目的，提供一种半导体基板结构及其制造方法，其通过不同蚀刻图案的参照形成不同单位面积的元结构于基板上，以减少差排情况。
[0009]本专利技术揭示了一种半导体基板结构的制造方法，其先提供一基材；尔后，在基材之上形成一光阻层，之后将多个第一蚀刻图案与多个第二蚀刻图案定义于光阻层上，其中，该多个第二蚀刻图案位于该多个第一蚀刻图案的周围并对称，且该多个第一蚀刻图案的单位面积不同于该多个第二蚀刻图案的单位面积；然后，依据该光阻层与该第一屏蔽层以及该多个第一蚀刻图案与该多个第二蚀刻图案的排列进行蚀刻处理，以透过干式蚀刻去除该光阻层并透过干式蚀刻或湿式蚀刻而蚀刻该第一屏蔽层而形成一基板，并使该基板的一表面上于一第一外延区域形成多个第一元结构，同时使该基板的表面上于之一第二外延区域形成多个第二元结构，该多个第一元结构的单位面积大于该多个第二元结构的单位面积，该多个第一元结构与该多个第二元结构对应于该多个第一蚀刻图案与该多个第二蚀刻图案的面积改变而形成渐变式结构。因此当外延层形成于本专利技术的基板上时，外延层即会顺着该多个第一元结构与该多个第二元结构的排列向外推送磊晶缺陷。
[0010]本专利技术提供一实施例，其在于依据该光阻层与该第一屏蔽层进行蚀刻处理的步骤中，其先依据该光阻层及其该多个第一蚀刻图案与该多个第二蚀刻图案进行蚀刻，使该第一屏蔽层形成多个第一微结构与该多个第二微结构并对应于该基板的表面；然后，依据该多个第一微结构与该多个第二微结构进行蚀刻，以形成该基板并使该基板的表面依据该多个第一蚀刻图案与该多个第二蚀刻图案形成该多个第一元结构与该多个第二元结构。
[0011]本专利技术提供一实施例，其在于依据该光阻层及其该多个第一蚀刻图案与该多个第二蚀刻图案进行蚀刻的步骤前，进一步先形成一第二屏蔽层于该光阻层上；然后依据该多个第一蚀刻图案与该多个第二蚀刻图案形成对应的多个第三图案与多个第四图案于该第二屏蔽层上。
[0012]本专利技术提供一实施例，其在于该干式蚀刻为采用等离子对该多个第一微结构、该多个第二微结构与该基板的表面进行蚀刻。
[0013]本专利技术提供一实施例，其在于进一步接续执行形成一氮化镓外延层之一第一外延部于该第一外延区域上并形成该氮化镓外延层之一第二外延部位于该第二外延区域上，该第一外延部的高度不同或相同于该第二外延部的高度。
[0014]本专利技术另揭示了一种半导体基板结构，其包含一基板，其一表面具有一第一外延区域与一第二外延区域，该第二外延区域接壤于该第一外延区域的周围并对称，该第一外延区域形成多个第一元结构，该第二外延区域形成多个第二元结构，该多个第一元结构的单位面积相同或不同于该多个第二元结构的单位面积，该多个第一元结构与该多个第二元结构形成渐变式结构。因此当外延层形成于本专利技术的基板上时，外延层即会顺着该多个第一元结构与该多个第二元结构的排列向外推送磊晶缺陷。
[0015]本专利技术提供另一实施例，其在于该多个第一元结构与该多个第二元结构的高度差距为 0.05至10微米。
[0016]本专利技术提供另一实施例，其在于该基板上进一步设有一氮化镓外延层，其形成于该基板与该多个第一元结构及该多个第二元结构之上，该氮化镓外延层具有一第一外延部与一第二外延部，该第一外延部高于该第二外延部，该第一外延部之一上表面呈一平坦面，该多个第二元结构的顶端穿透该第二外延部之一上表面。
附图说明
[0017]图1A为本专利技术之一实施例的制造基板的流程图。
[0018]图1B为本专利技术之一实施例的蚀刻处理的流程图。
[0019]图2A至图2F为本专利技术之一实施例的部分流程示意图。
[0020]图3为本专利技术之一实施例的半导体结构形成的流程图。
[0021]图4为本专利技术之一实施例的半导体结构形成的示意图。
[0022]图5为本专利技术之一实施例的半导体结构形成的示意图。
[0023]图6A为本专利技术之另一实施例的制造基板的流程图。
[0024]图6B为本专利技术之另一实施例的蚀刻处理的流程图。
[0025]图7A至图7I为本专利技术的另一实施例的部分流程示意图。
[0026]图8A至图8B本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体基板元结构的制造方法，其步骤包含:提供一基材；形成一光阻层，其位于所述基材之上；定义多个第一蚀刻图案与多个第二蚀刻图案于所述光阻层，该多个第二蚀刻图案位于该多个第一蚀刻图案的周围并对称，且该多个第一蚀刻图案的单位面积不同于该多个第二蚀刻图案的单位面积；以及依据所述光阻层以及该多个第一蚀刻图案与该多个第二蚀刻图案的排列进行一蚀刻处理，以去除所述光阻层并透过所述蚀刻处理形成一基板，并使所述基板之一表面上之一第一外延区域形成多个第一元结构，同时使所述表面上之一第二外延区域形成多个第二元结构，该多个第一蚀刻图案与该多个第二蚀刻图案的排列使该多个第一元结构与该多个第二元结构对应形成一渐变式结构，且该多个第一蚀刻图案与该多个第二蚀刻图案的单位面积差异让该多个第一元结构的单位面积对应地不同于该多个第二元结构的单位面积。2.根据权利要求1所述的半导体基板元结构的制造方法，其特征在于，在形成一光阻层于所述基材之上的步骤前，进一步包含:形成一第一屏蔽层于所述基板上。3.根据权利要求2所述的半导体基板元结构的制造方法，其特征在于，依据所述光阻层以及该多个第一蚀刻图案与该多个第二蚀刻图案的排列进行蚀刻处理的步骤中，其包含:依据所述光阻层及该多个第一蚀刻图案与该多个第二蚀刻图案进行干式蚀刻，使所述第一屏蔽层形成多个第一微结构与该多个第二微结构并对应于所述表面；以及依据该多个第一微结构与该多个第二微结构进行干式蚀刻或湿式蚀刻，以形成所述基板并使所述表面依据该多个第一微结构与该多个第二微结构形成该多个第一元结构与该多个第二元结构。4.根据权利要求1所述的半导体基板元结构的制造方法，其特征在于，在依据所述光阻层以及该多个第一蚀刻图案与该多个第二蚀刻图案的排列进行蚀刻处理的步骤前，进一步包含:形成一第二屏蔽层于所述光阻层上。5.根据权利要求4所述的半导体基板元结构的制造方法，其特征在于，在依据所述光阻层以及该多个第一蚀刻图案与该多个第二蚀刻图案的排列进行蚀刻处理的步骤前，进一步包含:依据该多个第一蚀刻图案与该多个第二蚀刻图案定义对应的多个第三蚀刻图案与多个第四蚀刻图案于所述...

【专利技术属性】
技术研发人员：苏文生，
申请(专利权)人：长河企业有限公司，
类型：发明
国别省市：