一种移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术提供了一种移位寄存器单元、栅极驱动电路及显示装置。移位寄存器单元包括输入模块、第一控制模块、第二控制模块、第一输出模块、第二输出模块、第一电容、第二电容和第三电容；其中，输入模块控制第一节点和第二节点的电位，第一控制模块控制第三节点的电位，第二控制模块控制第四节点的电位，第一电容，连接于所述第二节点和第二电压信号引线之间；第一节点和第二节点之间通过一开关管连接；第二电容，连接于第三节点和第二时钟信号引线之间；第三电容，连接于第四节点和第二电压信号引线之间。通过优化第一节点的输出波形，使移位寄存器单元的输出信号波形在高低电位转换时降低响应时间，及时关闭移位寄存器单元控制的像素电路。素电路。素电路。

【技术实现步骤摘要】
一种移位寄存器单元、栅极驱动电路及显示装置


[0001]本专利技术涉及显示
，具体涉及一种一种移位寄存器单元、栅极驱动电路及显示装置。

技术介绍

[0002]显示装置中不仅仅包括显示面板，还包括具有像素阵列的显示面板的显示进行控制的栅极驱动电路(也称行驱动电路)和源极驱动电路(也称为列驱动电路，Source Driver)，显示面板采用逐行扫描的显示方式，其中栅极驱动电路用于产生扫描信号，使每一行像素依次导通，而源极驱动电路用于在一行像素导通时向其提供数据信号实现像素的显示。
[0003]栅极驱动电路中包括移位寄存器，该移位寄存器中包括多个级联的移位寄存器单元，其中每一级的移位寄存器单元通常主要由数个晶体管构成，通过向电路输入时钟信号以及输入信号(也就是起始脉冲信号)，在输出端输出电平信号。
[0004]图1示出了现有技术中的一种移位寄存器单元的示意图；图2示出了图1中的第一节点N1
’
在工作过程中的电压波形图，横坐标为时间，纵坐标为电压；图3示出了图1中移位寄存器单元的输出端输出的电压信号，横坐标为时间，纵坐标为电压。如图1所示，现有的移位寄存器单元包括晶体管T1
’
～T14
’
和电容C1
’
～C3
’
，其中形成节点N1
’
～N3
’
，信号VDD
’
、CKE2
’
、VEE
’
、CKE1
’
、STE<br/>’
分别表示第二电压信号、第二时钟信号、第一电压信号、第一时钟信号、输入信号。根据图1至图3可得，在第一节点N1
’
的信号由高电平向低电平时，在第一电容C1
’
的作用下，会出现如图2的虚线框中出现的高低振荡的波形，而第一节点N1
’
出现的高低振荡会使输出端在输出高电平信号向低电平信号转变时，出现如图3中虚线框所示的台阶，台阶的出现可能导致移位寄存器输出信号仍为有效电平，使移位寄存器单元控制的像素电路不能及时关闭。

技术实现思路

[0005]针对现有技术中的问题，本专利技术的目的在于提供一种移位寄存器单元、栅极驱动电路及显示装置，优化移位寄存器单元输出信号的波形，降低输出信号高低电位转换时的响应时间，及时关闭移位寄存器单元控制的像素电路。
[0006]本专利技术实施例提供一种移位寄存器单元，包括：
[0007]输入模块，用于响应于第一时钟信号以将输入端的输入信号传输至第一节点和第二节点；
[0008]第一控制模块，用于响应于所述第一时钟信号，以将第一电压信号传输至第三节点；以及用于响应于所述输入端的信号，以将所述第一时钟信号传输至所述第三节点；
[0009]第二控制模块，用于响应于第二时钟信号，以将第一电压信号传输至第四节点；以及用于响应于所述第一节点的信号，以将第二电压信号传输至所述第四节点；
[0010]第一输出模块，用于响应于所述第四节点的信号，以将所述第二电压信号传输至
输出端；
[0011]第二输出模块，用于响应于所述第一节点的信号，以将所述第一电压信号传输至所述输出端；
[0012]第一电容，连接于所述第二节点和第二电压信号引线之间；所述第一节点和所述第二节点之间通过一开关管连接；
[0013]第二电容，连接于所述第三节点和第二时钟信号引线之间；
[0014]第三电容，连接于所述第四节点和所述第二电压信号引线之间。
[0015]在一些实施例中，所述输入模块包括第一晶体管和第二晶体管，所述第一晶体管的控制端与第一时钟信号引线连接，所述第一晶体管的第一端与所述输入端连接，所述第一晶体管的第二端与所述第二晶体管的第一端连接；
[0016]所述第二晶体管的控制端与第一电压信号引线连接，所述第二晶体管的第二端与所述第一节点连接。
[0017]在一些实施例中，所述输入模块还包括第三晶体管和第四晶体管，所述第三晶体管的控制端与所述第二时钟信号引线连接，所述第三晶体管的第一端与所述第二电压信号引线连接，所述第三晶体管的第二端与所述第四晶体管的第一端连接；
[0018]所述第四晶体管的控制端与所述第三节点连接，所述第四晶体管的第二端与所述第二晶体管的第一端连接。
[0019]在一些实施例中，所述输入模块还包括第五晶体管和第六晶体管，所述开关管为所述第六晶体管，所述第五晶体管的控制端与所述第一时钟信号引线连接，所述第五晶体管的第一端与所述输入端连接，所述第五晶体管的第二端与所述第二节点连接；
[0020]所述第六晶体管的控制端与所述第二节点连接，所述第六晶体管的第一端与所述第二节点连接，所述第六晶体管的第二端与所述第一节点连接。
[0021]在一些实施例中，所述输入模块还包括第七晶体管，所述第七晶体管的控制端与所述第一电压信号引线连接，所述第七晶体管的第一端与所述第五晶体管的第二端连接，所述第七晶体管的第二端与所述第二节点连接。
[0022]在一些实施例中，所述输入模块还包括第八晶体管，所述第八晶体管的控制端与所述第三节点连接，所述第八晶体管的第一端与所述第二电压信号引线连接，所述第八晶体管的第二端与所述第一电容的第一端连接。
[0023]在一些实施例中，所述输入模块还包括第九晶体管，所述第九晶体管的控制端与所述第二节点连接，所述第九晶体管的第一端与所述第二时钟信号引线连接，所述第九晶体管的第二端与所述第一电容的第一端连接。
[0024]在一些实施例中，所述第一控制模块包括第十晶体管，所述第十晶体管的控制端与所述第一时钟信号引线连接，所述第十晶体管的第一端与所述第一电压信号引线连接，所述第十晶体管的第二端与所述第三节点连接。
[0025]在一些实施例中，所述第一控制模块还包括第十一晶体管，所述第十一晶体管的控制端与所述输入端连接，所述第十一晶体管的第一端与所述第一时钟信号引线连接，所述第十一晶体管的第二端与所述第三节点连接。
[0026]在一些实施例中，所述第一控制模块还包括第十二晶体管，所述第十二晶体管的控制端与所述第一电压信号引线连接，所述第十二晶体管的第一端与所述第三节点连接，
所述第十二晶体管的第二端与所述第二电容的第二端连接。
[0027]在一些实施例中，所述第二控制模块包括第十三晶体管和第十四晶体管，所述第十三晶体管的控制端与所述第二电容的第一端且与所述第二时钟信号引线连接，所述第十三晶体管的第一端与所述第一电压信号引线连接，所述第十三晶体管的第二端与所述第十四晶体管的第一端连接；所述第十四晶体管的控制端与所述第二电容的第二端连接，所述第十四晶体管的第二端与所述第四节点连接。
[0028]在一些实施例中，所述第二控制模块还包括第十五晶体管，所述第十五晶体管的控制端与所述第一节点连接，所述第十五晶体管的第一端与所述第二电压信号引线连接，所述第十五晶体管的第二端与所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块，用于响应于第一时钟信号以将输入端的输入信号传输至第一节点和第二节点；第一控制模块，用于响应于所述第一时钟信号，以将第一电压信号传输至第三节点；以及用于响应于所述输入端的信号，以将所述第一时钟信号传输至所述第三节点；第二控制模块，用于响应于第二时钟信号，以将第一电压信号传输至第四节点；以及用于响应于所述第一节点的信号，以将第二电压信号传输至所述第四节点；第一输出模块，用于响应于所述第四节点的信号，以将所述第二电压信号传输至输出端；第二输出模块，用于响应于所述第一节点的信号，以将所述第一电压信号传输至所述输出端；第一电容，连接于所述第二节点和第二电压信号引线之间；所述第一节点和所述第二节点之间通过一开关管连接；第二电容，连接于所述第三节点和第二时钟信号引线之间；第三电容，连接于所述第四节点和所述第二电压信号引线之间。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管和第二晶体管，所述第一晶体管的控制端与第一时钟信号引线连接，所述第一晶体管的第一端与所述输入端连接，所述第一晶体管的第二端与所述第二晶体管的第一端连接；所述第二晶体管的控制端与第一电压信号引线连接，所述第二晶体管的第二端与所述第一节点连接。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述输入模块还包括第三晶体管和第四晶体管，所述第三晶体管的控制端与所述第二时钟信号引线连接，所述第三晶体管的第一端与所述第二电压信号引线连接，所述第三晶体管的第二端与所述第四晶体管的第一端连接；所述第四晶体管的控制端与所述第三节点连接，所述第四晶体管的第二端与所述第二晶体管的第一端连接。4.根据权利要求2所述的移位寄存器单元，其特征在于，所述输入模块还包括第五晶体管和第六晶体管，所述开关管为所述第六晶体管，所述第五晶体管的控制端与所述第一时钟信号引线连接，所述第五晶体管的第一端与所述输入端连接，所述第五晶体管的第二端与所述第二节点连接；所述第六晶体管的控制端与所述第二节点连接，所述第六晶体管的第一端与所述第二节点连接，所述第六晶体管的第二端与所述第一节点连接。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述输入模块还包括第七晶体管，所述第七晶体管的控制端与所述第一电压信号引线连接，所述第七晶体管的第一端与所述第五晶体管的第二端连接，所述第七晶体管的第二端与所述第二节点连接。6.根据权利要求4所述的移位寄存器单元，其特征在于，所述输入模块还包括第八晶体管，所述第八晶体管的控制端与所述第三节点连接，所述第八晶体管的第一端与所述第二电压...

【专利技术属性】
技术研发人员：曾迎祥，肖丽娜，王琦，刘杰，唐峰，
申请(专利权)人：上海和辉光电股份有限公司，
类型：发明
国别省市：