一种基于PCIe的射电天文基带数据采集卡制造技术

本实用新型专利技术公开了一种基于PCIe的射电天文基带数据采集卡，其特征在于，包括ADC采样模块，用于根据CLK时钟模块提供的时钟信号对输入的射频信号进行宽带基带数据采样，并发送给FPGA模块；CLK时钟模块用于为ADC采样模块、FPGA模块和PPS秒脉冲模块提供时钟信号；PPS秒脉冲模块用于利用时钟信号对秒脉冲同步信号进行锁定生成同步信号并发送给FPGA模块，进行同步控制；FPGA模块用于对输入的采样数据进行处理并将处理后的数据传输至PCIe接口模块或网络端口模块；QSPI Flash模块用于存储和加载FPGA模块的arm构架Linux操作系统内核文件、配置文件、网络端口模块的设置文件。网络端口模块的设置文件。网络端口模块的设置文件。

【技术实现步骤摘要】
一种基于PCIe的射电天文基带数据采集卡


[0001]本技术属于天文观测
，具体涉及一种基于PCIe的射电天文基带数据采集卡。

技术介绍

[0002]作为一门以观测为主的学科，射电天文研究的每一次进步都离不开射电望远镜技术革新。这其中宽带基带数据观测系统在射电天文领域里越来越广泛关注，通过对宽带基带数据的观测和收发，在射电望远镜平台实现一套接收机替代多个接收机系统的功能，可以在较宽的基带频带内研究射电源的频率相关物理特征。同时，对于射电望远镜，更宽的基带观测频带还是提高望远镜灵敏度，从而探测更暗弱射电源的重要途径。
[0003]宽带基带观测系统的核心技术就是基带数据采集卡，稳定高速的实时基带采集卡决定整个数据接收系统信号传输性能的关键。作为望远镜接收设备的重要组成部分，基带数据采集卡集成了高速、高集成度的数字电路芯片、大量的中央处理机以及高水平的软件技术，用以高效完成不同观测。这主要体现在宽带、高谱分辨率、大动态范围和长时标稳定性等方面。结合工业界最新发展与摩尔定律，近年来国内外同行都在开发与研制新一代射电望远镜数字采集系统。
[0004]世界上最大的射电望远镜FAST，就是使用现役主流的ROACH2采集终端。它是由一块Xilinx Virtex
‑
6系FPGA作为主要处理单元，使用PowerPC 440EPx作为用户交互和控制的SOC，通过多个FPGA功能模块的组合，完成射电天文观测功能。
[0005]射电天文ROACH2终端的结构主要包含4个模块，每个模块的具体功能为：
[0006]1.ADC采样模块，通过双路1Gsps@8bit的ADC芯片实现对0～500MHz带宽基带信号的采集；
[0007]2.FFT运算模块，将ADC的采样数据通过FFT运算进行频谱通道化处理，通过控制2～8K频点的通道化频谱运算处理，实现射电天文观测对数据的频率分辨率控制需求；
[0008]3.频谱累加控制模块，通过对频谱累加(积分)运算实现射电天文观测对数据的时间分辨率控制需求；
[0009]4.10GbE传输模块，对运算后频谱进行UDP或TCP/IP数据封装与传输功能，可控制设置传输包头文件，目的IP地址与MAC值等功能；
[0010]针对新一代射电天文超宽带接收机技术的发展，现有的射电天文数字终端ROACH系统因其硬件ADC和FPGA芯片的容量限制，对于宽带基带2.5Gsps的采样观测和20GbE的传输带宽，其1Gsps的指标与10GbE的传输端口均已无法满足需求。

技术实现思路

[0011]针对现有技术中存在的问题，本技术的目的在于提供一种基于PCIe的射电天文基带数据采集卡。
[0012]本申请针对射电天文宽带基带数据观测需求，实现基于PCIe的宽带基带采集卡研
发，针对FAST望远镜基带观测指标，完成一套满足设计参数的基于PCIe的宽带基带采集卡，其特色在于：
[0013]1)完整覆盖FAST望远镜1GHz宽带基带观测指标，采用2.5Gsps/8bit～10bit的交织采样技术提高数据动态范围满足更多观测需求。
[0014]2)使用国产化FPGA和AD芯片，实现进行2～16K通道的数字频谱分析FPGA内核设计。
[0015]3)基于PCIe和25GbE高速网口的双接口设计，能无损的对传输的数据进行解包与转存，通过万兆网卡的RDMA模式直存到目标计算机硬盘中，完成宽带基带观测功能。
[0016]4)通过外置时钟和PPS秒脉冲设计，可实现多卡的卡内和卡间同步，提高了基带数据处理的灵活性。
[0017]本申请的技术方案为：
[0018]一种基于PCIe的射电天文基带数据采集卡，其特征在于，包括ADC采样模块1、CLK时钟模块2、PPS秒脉冲模块3、FPGA模块4、外置内存模块5、QSPI Flash模块6、PCIe接口模块7和网络端口模块8；
[0019]所述ADC采样模块1，用于根据所述CLK时钟模块2提供的时钟信号对输入的射频信号进行宽带基带数据采样，并将采样数据发送给所述FPGA模块4；
[0020]所述CLK时钟模块2，用于为所述ADC采样模块1、所述FPGA模块4和所述PPS秒脉冲模块3提供时钟信号；
[0021]所述PPS秒脉冲模块3，用于利用所述时钟信号作为基准时钟对秒脉冲同步信号进行锁定生成同步信号并发送给所述FPGA模块4，对所述FPGA模块4进行同步控制；
[0022]所述FPGA模块4，用于对输入的采样数据进行处理并将处理后的数据传输至所述PCIe接口模块7或所述网络端口模块8；
[0023]所述外置内存模块5，用于扩充所述FPGA模块4的读写缓存容量，并对所述FPGA模块4数据处理过程中产生的数据队列进行先入先出处理；
[0024]所述QSPI Flash模块6，用于存储和加载所述FPGA模块4的arm构架Linux操作系统内核文件，以及用于存储所述FPGA模块4的设置与配置文件、网络端口模块8传输速率的设置文件；
[0025]所述PCIe接口模块7，用于对所述FPGA模块4处理后的数据通过PCIe总线传输至工作站或服务器端；
[0026]所述网络端口模块8，采用外置25/40GbE网络控制芯片，用于对FPGA处理后的数据进行传输。
[0027]进一步的，所述ADC采样模块1通过所述FPGA模块4配置采样模式和位宽；所述采样模式包括单路2.5Gsps和双路1.25Gsps，所述位宽包括8bit和12bit位宽。
[0028]进一步的，所述FPGA模块4配置所述PCIe接口模块7的PCIe接口协议传输模式以及PCIe总线数据的RDMA模式，所述PCIe接口协议传输模式包括x4模式、x8模式和x16模式。
[0029]进一步的，所述QSPI Flash模块6还用于配置所述外置内存模块5的工作模式，所述工作模式包括高速FIFO模式、数据乒乓模式和RAM模式。
[0030]进一步的，所述QSPI Flash模块6根据所述设置文件配置所述网络端口模块8的工作模式为25GbE或40GbE。
[0031]进一步的，所述FPGA模块4对输入的采样数据依次进行DDC数字下变频、FIR多相滤波通道化处理。
[0032]进一步的，所述外置内存模块5采用4块512x 16bit位宽的内存芯片构成4GB外置缓存。
[0033]本技术的优点如下：
[0034]针对新一代射电天文基带采集技术的发展，现有的射电天文数字终端系统的1GHz和10GbE传输等关键技术指标已无法满足观测和应用需求，与此对应的宽带基带数据采集系统仍属空缺，因此急需开展相应调研、设计与研发工作。
[0035]本申请针对射电天文宽带基带数据观测需求，实现基于PCIe的宽带基带采集卡研发，针对FAST望远镜基带观测指标，完成一套满足设计参数的基于PCIe的宽带基带采集卡，能够完整覆盖FAS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于PCIe的射电天文基带数据采集卡，其特征在于，包括ADC采样模块(1)、CLK时钟模块(2)、PPS秒脉冲模块(3)、FPGA模块(4)、外置内存模块(5)、QSPI Flash模块(6)、PCIe接口模块(7)和网络端口模块(8)；所述ADC采样模块(1)，用于根据所述CLK时钟模块(2)提供的时钟信号对输入的射频信号进行宽带基带数据采样，并将采样数据发送给所述FPGA模块(4)；所述CLK时钟模块(2)，用于为所述ADC采样模块(1)、所述FPGA模块(4)和所述PPS秒脉冲模块(3)提供时钟信号；所述PPS秒脉冲模块(3)，用于利用所述时钟信号作为基准时钟对秒脉冲同步信号进行锁定生成同步信号并发送给所述FPGA模块(4)，对所述FPGA模块(4)进行同步控制；所述FPGA模块(4)，用于对输入的采样数据进行处理并将处理后的数据传输至所述PCIe接口模块(7)或所述网络端口模块(8)；所述外置内存模块(5)，用于扩充所述FPGA模块(4)的读写缓存容量，并对所述FPGA模块(4)数据处理过程中产生的数据队列进行先入先出处理；所述QSPI Flash模块(6)，用于存储和加载所述FPGA模块(4)的arm构架Linux操作系统内核文件，以及用于存储所述FPGA模块(4)的设置与配置文件、网络端口模块(8)传输速率的设置文件；所述PCIe接口模块(7)，用于对所述FPGA模块(4)处理后的数据通过PCIe总线传输至工作站或服务器端；所述网络端口模块(8)，采用外...

【专利技术属性】
技术研发人员：刘东亮，周婷，郭元旗，朱岩，甘恒谦，姜鹏，
申请(专利权)人：中国科学院国家天文台，
类型：新型
国别省市：