一种多CPU模组的主板系统、主板的控制方法及计算设备技术方案

本申请实施例提供一种多CPU模组的主板系统、主板的控制方法及计算设备，涉及计算机领域，能够提高主板的稳定性，该主板系统包括：N个电源模块、N个CPU模组、启动控制模块，高速开关和BMC；高速开关的与N个CPU模组中的任意一个CPU模组连接，高速开关的控制端与BMC连接；高速开关的另一端与启动控制模块连接；N个电源模块分别用于为N个CPU模组供电，N个电源模块的控制端均与BMC连接；BMC用于在高速开关连接的CPU模组发生告警故障的情况下，控制高速开关的一端切换至与N个CPU模组中无告警故障的任意一个CPU模组连接；BMC用于在N个CPU模组中存在告警故障的CPU模组的情况下，将该告警故障的CPU模组与其对应的电源模块隔离，以使该告警故障的CPU模组下电。该告警故障的CPU模组下电。该告警故障的CPU模组下电。

【技术实现步骤摘要】
一种多CPU模组的主板系统、主板的控制方法及计算设备


[0001]本申请实施例涉及计算机领域，尤其涉及一种多CPU模组的主板系统、主板的控制方法及计算设备。

技术介绍

[0002]随着数字化时代的到来，算力已成为数字化时代的核心生产力；常见的提升计算设备的算力方式是在计算设备中的主板上设置多个中央处理器(central processing Unit，CPU)模组，其中，该多个CPU模组中存在一个主CPU模组和至少一个从CPU模组。然而，该多CPU模组的主板在启动的过程中需要对该主板上的多个CPU模组同时上电，所以当其中一个CPU模组出现故障时，该主板不能正常启动，从而降低了该主板的稳定性。

技术实现思路

[0003]本申请实施例提供一种多CPU模组的主板系统、主板的控制方法及计算设备，能够提高主板的稳定性。
[0004]为达到上述目的，本申请实施例采用如下技术方案：
[0005]第一方面，本申请实施例提供一种多中央处理器CPU模组的主板系统，该主板系统包括：N个电源模块、N个CPU模组、启动控制模块，高速开关和基板管理控制器BMC，其中，N为大于或等于2的整数；该高速开关的一端与上述N个CPU模组中的任意一个CPU模组连接，该高速开关的控制端与上述BMC连接；该高速开关的另一端与上述启动控制模块连接；该N个电源模块分别用于为N个CPU模组供电，该N个电源模块的控制端均与BMC连接；该BMC用于：在高速开关的一端连接的CPU模组发生告警故障的情况下，控制该高速开关的一端切换至与该N个CPU模组中无告警故障的任意一个CPU模组连接；其中，与该高速开关连接的CPU模组为主CPU模组；BMC还用于：在N个CPU模组中存在告警故障的CPU模组的情况下，将该告警故障的CPU模组与其对应的电源模块隔离，以使该告警故障的CPU模组下电。
[0006]本申请实施例提供了一种多CPU模组的主板系统，该主板系统通过BMC在高速开关连接的主CPU模组发生告警故障的情况下，控制该高速开关与N个CPU模组中无告警故障的任意一个CPU模组连接；并通过该BMC在N个CPU模组中存在告警故障的CPU模组的情况下，将该告警故障的CPU模组与其对应的电源模块隔离，以使该告警故障的CPU模组下电。由此可见，该多CPU模组的主板系统重启过程中，只要BMC控制该告警故障的CPU模组处于下电状态，并控制无告警故障的CPU模组处于上电状态，就能正常启动该主板系统，从而提高了多CPU模组主板的稳定性。
[0007]一种可能的实现方式中，上述主板系统还包括复杂可编程逻辑器件CPLD，BMC通过CPLD与上述高速开关的控制端和N个电源模块的控制端连接；BMC用于：在高速开关的一端连接的CPU模组发生告警故障的情况下，通过CPLD控制该高速开关的一端切换至与该N个CPU模组中无告警故障的任意一个CPU模组连接；其中，与该高速开关连接的CPU模组为主CPU模组；BMC还用于：在N个CPU模组中存在告警故障的CPU模组的情况下，通过CPLD将该告
警故障的CPU模组与其对应的电源模块隔离，以使该告警故障的CPU模组下电。
[0008]一种可能的实现方式中，上述启动控制模块包括集成南桥PCH和基本输入输出系统BIOS芯片，该PCH通过上述高速开关与上述N个CPU模组中的主CPU模组连接，该PCH的控制端与上述BMC连接，该PCH与BIOS芯片连接；BMC还用于在高速开关连接的CPU模组没有发生告警故障，且其余CPU模组中存在告警故障的CPU模组的情况下，控制该PCH和N个CPU模组下电，以及，控制PCH和N个CPU模组中的M个无告警故障的CPU模组上电；该M为大于或等于1，且小于N的整数；上述PCH，用于在上电后，运行BIOS芯片的引导程序，以基于M个无告警故障的CPU模组启动主板系统。
[0009]上述实施例在在高速开关连接的CPU模组没有发生告警故障，且其余CPU模组中存在告警故障的CPU模组的情况下，控制该PCH和N个CPU模组下电，以及，控制PCH和N个CPU模组中的M个无告警故障的CPU模组上电；从而使PCH基于M个无告警故障的CPU模组启动该主板系统，从而提高了多CPU模组主板的稳定性。
[0010]一种可能的实现方式中，上述启动控制模块还包括集成南桥PCH和基本输入输出系统BIOS芯片，该PCH通过高速开关与N个CPU模组中的主CPU模组连接，PCH的控制端与BMC连接；BMC具体用于在上述告警故障的CPU模组中包括与该高速开关连接的CPU模组的情况下，控制上述高速开关从与主CPU模组连接，切换为与N个CPU模组中的目标CPU模组连接，其中，目标CPU模组是N个CPU模组中未发生告警故障的一个CPU模组；BMC，还具体用于控制PCH和N个CPU模组下电，以及，控制PCH和该N个CPU模组中的M个无告警故障的CPU模组上电，该M为大于或等于1，且小于N的整数；上述PCH，还用于在上电后，运行BIOS芯片的引导程序，以基于该M个无告警故障的CPU模组启动主板系统。
[0011]一种可能的实现方式中，当N＝2
X
，且X为大于或等于2的整数时，上述BMC，具体用于控制第一组合中的CPU模组上电，该第一组合是上述主板系统当前的主CPU模组和上述N个CPU模组中任意2
X
‑1‑
1个从CPU模组的一种组合。
[0012]一种可能的实现方式中，上述BMC还用于在确定所有第一组合中的CPU模组上电的情况下，上述主板系统均不能正常启动，且第一组合中包括至少两个CPU模组时，控制PCH和第二组合中的CPU模组上电，该第二组合是上述主板系统当前的主CPU模组与N个CPU模组中任意2
X
‑2‑
1个从CPU模组的一种组合；
[0013]一种可能的实现方式中，上述BMC，用于当主板系统正常启动时，输出第一告警信息，该第一告警信息用于指示N个CPU模组中除第二组合中的CPU模组以外的CPU模组中存在故障CPU模组；上述BMC，还用于，在确定所有第二组合中的CPU模组上电的情况下，上述主板系统均不能正常启动，且第二组合中包括一个CPU模组时，输出第二告警信息，该第二告警信息用于指示上述主板系统上发生的故障是非CPU模组故障，或者上述N个CPU模组均为故障的CPU模组。
[0014]一种可能的实现方式中，上述N个电源模块中的一个电源模块具体连接该N个CPU模组中的对应CPU模组中的内存电源的引脚、时钟电源的引脚、输入输出IO电源的引脚以及核心core电源的引脚。
[0015]一种可能的实现方式中，上述高速开关为多选一开关。
[0016]一种可能的实现方式中，该BMC还用于从PCH中获取N个CPU模组中的告警故障的CPU模组的标识。
[0017]第二方面，本申请实施例提供一种多中央处理器CPU模组的主板的控制方法，该方法应用于多CPU模组的主板系统，该主板系统包括：N个电源模块、N个CPU模组、高速开关、启动控制模块、基板管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多中央处理器CPU模组的主板系统，其特征在于，所述主板系统包括：N个电源模块、N个CPU模组、启动控制模块，高速开关和基板管理控制器BMC，其中，N为大于或等于2的整数；所述高速开关的一端与所述N个CPU模组中的任意一个CPU模组连接，所述高速开关的控制端与所述BMC连接；所述高速开关的另一端与所述启动控制模块连接；所述N个电源模块分别用于为所述N个CPU模组供电，所述N个电源模块的控制端均与所述BMC连接；所述BMC用于：在所述高速开关的一端连接的CPU模组发生告警故障的情况下，控制所述高速开关的一端切换至与所述N个CPU模组中无告警故障的任意一个CPU模组连接；其中，与所述高速开关连接的CPU模组为主CPU模组；所述BMC还用于：在所述N个CPU模组中存在告警故障的CPU模组的情况下，将所述告警故障的CPU模组与其对应的电源模块隔离，以使所述告警故障的CPU模组下电。2.根据权利要求1所述的主板系统，其特征在于，所述启动控制模块包括集成南桥PCH和基本输入输出系统BIOS芯片，所述PCH通过所述高速开关与所述N个CPU模组中的所述主CPU模组连接，所述PCH的控制端与所述BMC连接，所述PCH与所述BIOS芯片连接；所述BMC，还用于，在所述高速开关连接的CPU模组没有发生告警故障，且其余CPU模组中存在告警故障的CPU模组的情况下，控制所述PCH和所述N个CPU模组下电，以及，控制所述PCH和所述N个CPU模组中的M个无告警故障的CPU模组上电；所述M为大于或等于1，且小于N的整数；所述PCH，用于在上电后，运行所述BIOS芯片的引导程序，以基于所述M个无告警故障的CPU模组启动所述主板系统。3.根据权利要求1或2所述的主板系统，其特征在于，所述启动控制模块还包括集成南桥PCH和基本输入输出系统BIOS芯片，所述PCH通过所述高速开关与所述N个CPU模组中的所述主CPU模组连接，所述PCH的控制端与所述BMC连接，所述PCH与所述BIOS芯片连接；所述BMC，具体用于，在所述告警故障的CPU模组中包括与所述高速开关连接的CPU模组的情况下，控制所述高速开关从与所述主CPU模组连接，切换为与所述N个CPU模组中的目标CPU模组连接，其中，所述目标CPU模组是所述N个CPU模组中未发生告警故障的一个CPU模组；所述BMC，还具体用于控制所述PCH和所述N个CPU模组下电，以及，控制所述PCH和所述N个CPU模组中的M个无告警故障的CPU模组上电，所述M为大于或等于1，且小于N的整数；所述PCH，还用于在上电后，运行所述BIOS芯片的引导程序，以基于所述M个无告警故障的CPU模组启动所述主板系统。4.根据权利要求2或3所述的主板系统，其特征在于，当N＝2
X
，且X为大于或等于2的整数时，所述BMC，具体用于控制第一组合中的CPU模组上电，所述第一组合是所述主板系统当前的主CPU模组和所述N个CPU模组中任意2
X
‑1‑
1个从CPU模组的一种组合。5.根据权利要求4所述的主板系统，其特征在于，所述BMC，还用于，在确定所有第一组合中的CPU模组上电的情况下，所述主板系统均不能正常启动，且第一组合中包括至少两个CPU模组时，控制...

【专利技术属性】
技术研发人员：莘盼龙，李韦霆，
申请(专利权)人：超聚变数字技术有限公司，
类型：发明
国别省市：