驱动电路制造技术

本发明专利技术公开了一种驱动电路。该驱动电路包括电压检测模块、驱动模块、功率开关模块和总线端口；电压检测模块的输入端与总线端口连接，电压检测模块的输出端与驱动模块的反馈输入端连接，驱动模块的输出端与功率开关模块的控制端连接，功率开关模块的输入端与固定电位端连接，功率开关模块的输出端与总线端口连接；电压检测模块用于在总线端口的电压在第一预设范围内时输出总线端口的电压；驱动模块用于根据总线端口的电压反向调节功率开关模块的输出电流。可以在驱动电路的挂载变化时调节驱动电路的输出电流，在保证总线端口的电压满足总线协议要求的基础上，减少了电能浪费，降低了驱动电路的功耗。低了驱动电路的功耗。低了驱动电路的功耗。

【技术实现步骤摘要】
驱动电路


[0001]本专利技术实施例涉及集成电路的
，尤其涉及一种驱动电路。

技术介绍

[0002]目前的RS485芯片的驱动电路不能随驱动负载自适应调节驱动电流，在总线端口上挂载比较少时，挂载等效的负载比较大，在驱动电路提供的驱动电流不变的情况下，总线端口的差分电压大于总线协议要求的阈值，从而浪费了电能，增加了驱动电路的功耗。示例性地，根据TIA
‑
485、TIA
‑
422总线协议要求，总线端口的差分电压大于1.5V即可。当总线端口上挂载的负载比较大时，总线端口的差分电压大于1.5V很多，从而浪费了电能，增加了驱动电路的功耗。

技术实现思路

[0003]本专利技术提供一种驱动电路，以降低驱动电路的功耗。
[0004]本专利技术实施例提供了一种驱动电路，包括电压检测模块、驱动模块、功率开关模块和总线端口；
[0005]所述电压检测模块的输入端与所述总线端口连接，所述电压检测模块的输出端与所述驱动模块的反馈输入端连接，所述驱动模块的输出端与所述功率开关模块的控制端连接，所述功率开关模块的输入端与固定电位端连接，所述功率开关模块的输出端与所述总线端口连接；所述电压检测模块用于在所述总线端口的电压在第一预设范围内时输出所述总线端口的电压；所述驱动模块用于根据所述总线端口的电压反向调节所述功率开关模块的输出电流。
[0006]可选地，所述功率开关模块包括第一路功率开关单元和第二路功率开关单元；所述第一路功率开关单元的输入端和所述第二路功率开关单元的输入端与所述固定电位端连接，所述第一路功率开关单元的输出端和所述第二路功率开关单元的输出端与所述总线端口连接；
[0007]所述驱动模块包括第一驱动单元和第二驱动单元；所述第一驱动单元的输入端用于输入驱动信号，所述第一驱动单元的使能端用于输入使能信号，所述第一驱动单元的控制信号输出端与所述第一路功率开关单元的控制端连接，所述第一驱动单元用于在所述驱动信号和所述使能信号有效时控制所述第一路功率开关单元提供输出电流；所述第二驱动单元的第一输入端与所述电压检测模块的输出端连接，所述第二驱动单元的第二输入端与所述第一驱动单元的状态信号输出端连接，所述第二驱动单元的输出端与所述第二路功率开关单元的控制端连接，所述第二驱动单元用于在所述驱动信号和所述使能信号有效时根据所述总线端口的电压调节所述第二路功率开关单元的状态。
[0008]可选地，所述第一路功率开关单元包括第一晶体管，所述第二路功率开关单元包括第二晶体管；所述第一晶体管的第一极和所述第二晶体管的第一极与所述固定电位端连接，所述第一晶体管的第二极和所述第二晶体管的第一极与所述总线端口连接，所述第一
晶体管的栅极作为所述第一路功率开关单元的控制端，所述第二晶体管的栅极作为所述第二路功率开关单元的控制端。
[0009]可选地，所述第一晶体管和所述第二晶体管为P型晶体管时，所述第一驱动单元包括与非逻辑单元；所述与非逻辑单元的第一输入端作为所述第一驱动单元的输入端，所述与非逻辑单元的第二输入端作为所述第一驱动单元的使能端，所述与非逻辑单元的第一输出端作为所述第一驱动单元的控制信号输出端，所述与非逻辑单元用于在所述驱动信号和所述使能信号有效时控制所述第一晶体管导通；
[0010]所述第二驱动单元包括逻辑控制子单元、选通子单元、锁存子单元和反相子单元；所述逻辑控制子单元的第一输入端作为所述第二驱动单元的第一输入端，所述逻辑控制子单元的第二输入端作为所述第二驱动单元的第二输入端，所述逻辑控制子单元的输出端与所述选通子单元的控制端连接，所述逻辑控制子单元用于在所述驱动信号和所述使能信号有效时根据所述总线端口的电压控制所述选通子单元的选通状态；所述选通子单元用于根据所述选通状态输出不同的输出信号；所述选通子单元的输出端与所述锁存子单元的第一端连接，所述反相子单元的输入端与所述锁存子单元的第二端连接，所述反相子单元的输出端作为所述第二驱动单元的输出端，所述反相子单元用于反相所述输出信号；所述锁存子单元用于在所述输出信号为高电平时锁存所述反相子单元的输入状态；
[0011]或者，所述第一晶体管和所述第二晶体管为N型晶体管时，所述第一驱动单元包括与逻辑单元；所述与逻辑单元的第一输入端作为所述第一驱动单元的输入端，所述与逻辑单元的第二输入端作为所述第一驱动单元的使能端，所述与逻辑单元的输出端作为所述第一驱动单元的控制信号输出端和状态信号输出端，所述与逻辑单元用于在所述驱动信号和所述使能信号有效时控制所述第一晶体管导通；
[0012]所述第二驱动单元包括逻辑控制子单元、选通子单元、锁存子单元和反相子单元；所述逻辑控制子单元的第一输入端作为所述第二驱动单元的第一输入端，所述逻辑控制子单元的第二输入端作为所述第二驱动单元的第二输入端，所述逻辑控制子单元的输出端与所述选通子单元的控制端连接，所述逻辑控制子单元用于在所述驱动信号和所述使能信号有效时根据所述总线端口的电压控制所述选通子单元的选通状态；所述选通子单元用于根据所述选通状态输出不同的输出信号；所述选通子单元的输出端与所述锁存子单元和所述反相子单元的输入端连接，所述反相子单元的输出端作为所述第二驱动单元的输出端，所述反相子单元用于反相所述输出信号；所述锁存子单元用于在所述输出信号为高电平时锁存所述反相子单元的输入状态。
[0013]可选地，所述与非逻辑单元包括第一与逻辑器和第一反相器；
[0014]所述第一与逻辑器的第一输入端作为所述与非逻辑单元的第一输入端，所述第一与逻辑器的第二输入端作为所述与非逻辑单元的第二输入端，所述第一与逻辑器的输出端与所述第一反相器的输入端连接，并作为所述与非逻辑单元的第二输出端，所述第一反相器的输出端作为所述与非逻辑单元的第一输出端。
[0015]可选地，所述逻辑控制子单元包括比较器和第二与逻辑器；
[0016]所述比较器的负输入端用于输入参考信号，所述比较器的正输入端与所述电压检测模块的输出端连接，所述比较器用于比较所述总线端口的电压和所述参考信号；所述比较器的输出端与所述第二与逻辑器的第一输入端连接，所述第二与逻辑器的第二输入端与
所述与非逻辑单元的第二输出端或所述与逻辑单元的输出端连接，所述第二与逻辑器的输出端与所述选通子单元的控制端连接。
[0017]可选地，所述选通子单元包括第三晶体管、第四晶体管和第一电流镜；
[0018]所述第一电流镜用于提供第一电流信号；所述第三晶体管的第一极与所述第一电流镜连接，所述第三晶体管的第二极和所述第四晶体管的第二极与所述锁存子单元和所述反相子单元连接，所述第三晶体管的栅极和所述第四晶体管的栅极与所述逻辑控制子单元的输出端连接，所述第四晶体管的第一极接地；其中，所述第三晶体管的沟道类型和所述第四晶体管的沟道类型不同。
[0019]可选地，所述锁存子单元包括第一电容、第二电容和偶数个串联的第二反相器，所述反相子单元包括奇数个串联的第三反相器；
[0020]所述第一晶体管和所述第二晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，包括电压检测模块、驱动模块、功率开关模块和总线端口；所述电压检测模块的输入端与所述总线端口连接，所述电压检测模块的输出端与所述驱动模块的反馈输入端连接，所述驱动模块的输出端与所述功率开关模块的控制端连接，所述功率开关模块的输入端与固定电位端连接，所述功率开关模块的输出端与所述总线端口连接；所述电压检测模块用于在所述总线端口的电压在第一预设范围内时输出所述总线端口的电压；所述驱动模块用于根据所述总线端口的电压反向调节所述功率开关模块的输出电流。2.根据权利要求1所述的驱动电路，其特征在于，所述功率开关模块包括第一路功率开关单元和第二路功率开关单元；所述第一路功率开关单元的输入端和所述第二路功率开关单元的输入端与所述固定电位端连接，所述第一路功率开关单元的输出端和所述第二路功率开关单元的输出端与所述总线端口连接；所述驱动模块包括第一驱动单元和第二驱动单元；所述第一驱动单元的输入端用于输入驱动信号，所述第一驱动单元的使能端用于输入使能信号，所述第一驱动单元的控制信号输出端与所述第一路功率开关单元的控制端连接，所述第一驱动单元用于在所述驱动信号和所述使能信号有效时控制所述第一路功率开关单元提供输出电流；所述第二驱动单元的第一输入端与所述电压检测模块的输出端连接，所述第二驱动单元的第二输入端与所述第一驱动单元的状态信号输出端连接，所述第二驱动单元的输出端与所述第二路功率开关单元的控制端连接，所述第二驱动单元用于在所述驱动信号和所述使能信号有效时根据所述总线端口的电压调节所述第二路功率开关单元的状态。3.根据权利要求2所述的驱动电路，其特征在于，所述第一路功率开关单元包括第一晶体管，所述第二路功率开关单元包括第二晶体管；所述第一晶体管的第一极和所述第二晶体管的第一极与所述固定电位端连接，所述第一晶体管的第二极和所述第二晶体管的第一极与所述总线端口连接，所述第一晶体管的栅极作为所述第一路功率开关单元的控制端，所述第二晶体管的栅极作为所述第二路功率开关单元的控制端。4.根据权利要求3所述的驱动电路，其特征在于，所述第一晶体管和所述第二晶体管为P型晶体管时，所述第一驱动单元包括与非逻辑单元；所述与非逻辑单元的第一输入端作为所述第一驱动单元的输入端，所述与非逻辑单元的第二输入端作为所述第一驱动单元的使能端，所述与非逻辑单元的第一输出端作为所述第一驱动单元的控制信号输出端，所述与非逻辑单元用于在所述驱动信号和所述使能信号有效时控制所述第一晶体管导通；所述第二驱动单元包括逻辑控制子单元、选通子单元、锁存子单元和反相子单元；所述逻辑控制子单元的第一输入端作为所述第二驱动单元的第一输入端，所述逻辑控制子单元的第二输入端作为所述第二驱动单元的第二输入端，所述逻辑控制子单元的输出端与所述选通子单元的控制端连接，所述逻辑控制子单元用于在所述驱动信号和所述使能信号有效时根据所述总线端口的电压控制所述选通子单元的选通状态；所述选通子单元用于根据所述选通状态输出不同的输出信号；所述选通子单元的输出端与所述锁存子单元的第一端连接，所述反相子单元的输入端与所述锁存子单元的第二端连接，所述反相子单元的输出端作为所述第二驱动单元的输出端，所述反相子单元用于反相所述输出信号；所述锁存子单元用于在所述输出信号为高电平时锁存所述反相子单元的输入状态；
或者，所述第一晶体管和所述第二晶体管为N型晶体管时，所述第一驱动单元包括与逻辑单元；所述与逻辑单元的第一输入端作为所述第一驱动单元的输入端，所述与逻辑单元的第二输入端作为所述第一驱动单元的使能端，所述与逻辑单元的输出端作为所述第一驱动单元的控制信号输出端和状态信号输出端，所述与逻辑单元用于在所述驱动信号和所述使能信号有效时控制所述第一晶体管导通；所述第二驱动单元包括逻辑控制子单元、选通子单元、锁存子单元和反相子单元；所述逻辑控制子单元的第一输入端作为所述第二驱动单元的第一输入端，所述逻辑控制子单元的第二输入端作为所述第二驱动单元的第二输入端，所述逻辑控制子单元的输出端与所述选通子单元的控制端连接，所述逻辑控制子单元用于在所述驱动信号和所述使能信号有效时根据所述总线端口的电压控制所述选通子单元的选通状态；所述选通子单元用于根据所述选通状态输出不同的输出信号；所述选通子单元的输出端与所述锁存子单元和所述反相子单元的输入端连接，所述反相子单元的输出端作为所述第二驱动单元的输出端，所述反相子单元用于反相所述输出信号；所述锁存子单元用于在所述输出信号为高电平时锁存所述反相子单元的输入状态。5.根据权利要求4所述的驱动电路，其特征在于，所述与非逻辑单元包括第一与逻辑器和第一反相器；所述第一与逻辑器的第一输入端作为所述与非逻辑单元的第一输入端，所述第一与逻辑器的第二输入端作为所述与非逻辑单元的第二输入端，所述第一与逻辑器的输出端与所述第一反相器的输入端连接，并作为所述与非逻辑单元的第二输出端，所述第一反相器的输出端作为所述与非逻辑单元的第一输出端。6.根据权利要求4或5所述的驱动电路，其特征在于，所述逻辑控制子单元包括比较器和第二与逻辑器；所述比较器的负输入端用于输入参考信号，所述比较器的正输入端与所述电压检测模块的输出端连接，所述比较器用于比较所述总线端口的电压和所述参考信号；所述比较器的输出端与所述第二与逻辑器的第一输入端连接，所述第二与逻辑器的第...

【专利技术属性】
技术研发人员：巴宇曦，
申请(专利权)人：江苏兴宙微电子有限公司，
类型：发明
国别省市：