本发明专利技术公开了一种图像处理加速装置与图像处理加速方法。图像处理加速装置包括内存、解码器电路、事件监视电路以及筛选控制电路。内存接收对应于任务的第一指令以及等待事件指令，其特征在于，等待事件指令接在第一指令之后。解码器电路解码第一指令与等待事件指令以确认第一指令需要存取的图像处理电路中的寄存器以及需要写入的第一数据并产生事件识别码。事件监视电路根据事件识别码确认图像处理电路是否执行完任务，并据以控制所述图像处理电路执行对应于次一任务的指令。筛选控制电路记录寄存器之前所储存的第二数据，并在第一数据不同于第二数据时写入第一数据至寄存器。数据不同于第二数据时写入第一数据至寄存器。数据不同于第二数据时写入第一数据至寄存器。
【技术实现步骤摘要】
图像处理加速装置与图像处理加速方法
[0001]本申请涉及图像处理
，具体涉及图像处理加速装置与图像处理加速方法。
技术介绍
[0002]在现有的图像处理系统中，图像处理系统通常配置有多个寄存器，且这些寄存器可储存用来执行图像处理的相关参数数据(例如为图象的分辨率、尺寸等等的参数)。在一些相关技术中，当收到处理器发出的一图像处理任务时，图像处理系统会将该任务所提供的数据全部写入到相应的寄存器中。然而，部分的寄存器可能储存有相同的参数数据。若将该任务的数据全部复写到对应的寄存器，可能会造成无效的资源浪费。另一方面，在一些相关技术中，当图像处理电路执行完一个任务时，需透过图像处理系统回报一中断给处理器，以使处理器的同一信道可开始执行下一个任务。上述的回报机制需等待较长时间才能开始执行下一个任务，降低了图像处理系统的整体效率。
技术实现思路
[0003]在一些实施例中，本申请的目的之一在于提供可加快寄存器更新效率的图像处理加速装置与方法，以改善现有技术的不足。
[0004]在一些实施例中，图像处理加速装置包括第一内存、解码器电路、事件监视电路以及筛选控制电路。第一内存接收对应于一第一任务的一第一指令以及一等待事件指令，其中，所述等待事件指令接在所述第一指令之后。解码器电路解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码。事件监视电路根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令。筛选控制电路记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。
[0005]在一些实施例中，图像处理加速方法包括下列操作：接收对应于一第一任务的一第一指令以及一等待事件指令，其中，所述等待事件指令接在所述第一指令之后；解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码；根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令；以及记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。
[0006]有关本申请的特征、实作与功效，现配合图式作较佳实施例详细说明如下。
附图说明
[0007]图1为根据本申请一些实施例绘制一种图像处理加速装置的示意图；
[0008]图2为根据本申请一些实施例绘制图1的解码器电路与事件监视电路的示意图；
[0009]图3为根据本申请一些实施例绘制图1的筛选控制电路的示意图；
[0010]图4为根据本申请一些实施例绘制图1的图像处理加速装置的操作时序图；以及
[0011]图5为根据本申请一些实施例示出一种图像处理加速方法的流程图。
[0012]附图标记：
[0013]100：图像处理加速装置
[0014]101：处理器
[0015]102：内存
[0016]103[1]～103[n]：图像处理电路
[0017]110：直接内存存取控制器电路
[0018]120：内存
[0019]130：中断控制器
[0020]140：解码器电路
[0021]142：指令控制器
[0022]144：事件通知器
[0023]150：事件监视电路
[0024]152：多路复用器
[0025]154：事件控制器
[0026]160：筛选控制电路
[0027]162：内存
[0028]164：指令匹配器
[0029]166：指令执行器
[0030]500：图像处理加速方法
[0031]B1～B3：存储空间
[0032]CMD：指令
[0033]E[1]～E[n]：识别码
[0034]EID：事件识别码
[0035]S401～S415：操作
[0036]S510，S520，S530，S540：操作
[0037]T1～T3：任务
[0038]WID：等待指令识别码。
具体实施方式
[0039]本文所使用的所有词汇具有其通常的意涵。上述词汇在普遍常用的字典中的定义，在本申请的内容中包括任一于此讨论的词汇的使用例子仅为示例，不应限制到本申请的范围与意涵。同样地，本申请也不仅以于此说明书所示出的各种实施例为限。
[0040]关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电
性接触，或是相互间接作实体或电性接触，也可指二或多个元件相互操作或动作。如本文所用，用语“电路”可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理信号的装置。
[0041]图1为根据本申请一些实施例绘制一种图像处理加速装置100的示意图。在一些实施例中，图像处理加速装置100可应用于与图像处理相关的电子系统，并用以协助提高图像处理的效率。
[0042]处理器101可执行各种应用软件，并响应应用软件的请求执行一特定任务(例如可为，但不限于，处理图象数据)，并据此向内存102申请存储空间，以存放特定任务所对应的一或多个指令。在一些实施例中，处理器101可为，但不限于，中央处理器。在一些实施例中，内存102可为，但不限于，动态随机存取内存。图像处理加速装置100可自内存102读取特定任务所对应的指令，并对指令进行解码确认特定任务是要由多个图像处理电路103[1]～103[n]中的一对应图像处理电路执行，其中数值n可为大于1的正整数。图像处理加速装置100可进一步确认特定任务所要存取的多个寄存器与这些寄存器所要被写入的数据是否与这些寄存器目前储存的数据相同，从而筛选出已存有相同数据的寄存器。如此，图像处理加速装置100可不将特定任务需要写入的数据储存到已储存相同数据的寄存器，从而提升整体处理的效率。
[0043]在一些实施例中，处理器101可基于上层应用(例如为前述的应用软件)所要求执行的任务来决定多个信道之间的调度、要使用的图像处理算法、寄存器配置等等。处理器101可将任务所需要存取寄存器的地址与需要写入的数据编译为具有一预设格式的多个指令，以使图像处理加速装置100可解析(或解码)这些指令来获得上述关于需要存取寄存器的地址与需要写入的数据的信息。
[0044]在一些实施例中，多个图像处理电路103[1]～103[n]可为图像处理相关的电路或特殊应用集成电路。例如，图像处理电路103[1]可为图象信号处理器(image signal processor，ISP)，图像处理电路103[2]可为镜头失真校正(lens di本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种图像处理加速装置，其特征在于，包括：一第一内存，存储对应于一第一任务的一第一指令以及一等待事件指令，其中，所述等待事件指令接在所述第一指令之后；一解码器电路，解码所述第一指令以确认所述第一指令需要存取的一图像处理电路中的一寄存器以及需要写入至所述寄存器的一第一数据，并解码所述等待事件指令以产生一事件识别码；一事件监视电路，根据所述事件识别码确认所述图像处理电路是否执行完所述第一任务，并在确认所述图像处理电路执行完所述第一任务后控制所述图像处理电路执行对应于一第二任务的一第二指令；以及一筛选控制电路，记录所述寄存器之前所储存的一第二数据，并在所述第一数据不同于所述第二数据时写入所述第一数据至所述寄存器。2.如权利要求1所述的图像处理加速装置，其特征在于，所述事件监视电路将所述事件识别码与所述图像处理电路回传的一识别码进行比较，以确认所述图像处理电路是否执行完所述第一任务。3.如权利要求2所述的图像处理加速装置，其特征在于，所述事件监视电路还用于在收到所述事件识别码之后开始计时一预设时间，且在所述预设时间内比较所述事件识别码与所述图像处理电路回传的所述识别码。4.如权利要求1所述的图像处理加速装置，其特征在于，若所述第一数据与所述第二数据相同，所述筛选控制电路不写入所述第一数据至所述寄存器。5.如权利要求1所述的图像处理加速装置，其特征在于，所述解码器电路包括：一指令控制器，自一第二内存接收所述第一指令与所述等待事件指令，并解码所述第一指令以获得所述寄存器的地址以及所述第一数据，及解码所述等待事件指令以获得所述事件识别码；以及一事件通知器，传输所述事件识别码给所述事件监视电路，并根据所述事件监视电路的一响应选择性控制所述指令控制器开始解码所述第二指令。6.如权利要求1所述的图像处理加速装置，其特征...
【专利技术属性】
技术研发人员：许江和，佘钦伟，吴艳雄，
申请(专利权)人：星宸科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。