模拟域自校准高精度比较器及自校准方法技术

本发明专利技术涉及一种模拟域自校准高精度比较器及自校准方法，其包括：比较器本体，包括动态锁存比较器，其中，动态锁存比较器的第一级结构包括差分输入对管，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，在失调电压校准时，依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。本发明专利技术可对动态锁存比较器实现高精度的实时校准，降低校准的复杂性。降低校准的复杂性。降低校准的复杂性。

【技术实现步骤摘要】
模拟域自校准高精度比较器及自校准方法


[0001]本专利技术涉及一种比较器及校准方法，尤其是一种模拟域自校准高精度比较器及自校准方法。

技术介绍

[0002]比较器广泛地应用于许多系统电路中，比如模数转换器。应用领域的拓展也对比较器的性能提出了较高的要求，比如逐次逼近模数转换器（successive approximation analog
‑
to
‑
digital converter，SAR ADC）中需要高速、低噪声的高精度比较器。
[0003]对作为高精度比较器的动态锁存比较器，一般包含两级结构，其中，第一级结构中至少包括差分输入对管，差分输入对管包括两个输入管，一个输入管的栅极端作为负输入端，另一个输入管的栅极端作为正输入端。
[0004]动态锁存比较器的工作过程可分为两个阶段：复位阶段和比较阶段，动态锁存比较器的优点是速度快，而且功耗低，但是动态锁存比较器中晶体管的失配会导致失调电压的产生，从而影响动态锁存比较器整体的性能，因此，需要对动态锁存比较器的失调电压进行校准。
[0005]目前，对动态锁存比较器进行失调电压校准时，校准方式可包括前台校准以及后台校准，其中，前台校准，具体是指在动态锁存比较器实际应用前，先假定工作条件对失调电压进行校准，将得到的结果作为实际工作时校准失调的参考，也即在动态锁存比较器应用于工作电路中前，在预设温度和预设电压下进行失调电压的校准，并将所得的数据存储在芯片内，以便动态锁存比较器实际应用时可以调取已知校准数据控制输入管的工作状态，以此对动态锁存比较器的失调电压进行校准。
[0006]但动态锁存比较器实际应用时，动态锁存比较器的工作温度与工作电压可能会发生变化，会导致前台校准的数据不再适用。此外，但是前台校准时还有其他的局限性：首先由于需要数字信号的控制，会引入额外的数字电路部分，因此，增加整体电路的复杂性；其次改变输入管的工作状态时，如改变输入管的并联个数，则会改变输入管的尺寸，进一步会导致输入管的寄生参数发生改变。
[0007]后台校准时，不需要引入额外的数字电路，但目前的后台校准方式会导致动态锁存比较器的速度下降，还会有增加输入噪声等不好的影响，难以满足目前对高精度比较器的需求。

技术实现思路

[0008]本专利技术的目的是克服现有技术中存在的不足，提供一种模拟域自校准高精度比较器及自校准方法，其可对动态锁存比较器实现高精度的实时校准，降低校准的复杂性。
[0009]按照本专利技术提供的技术方案，一种模拟域自校准高精度比较器，所述比较器包括：比较器本体，用于对输入信号Vn以及输入信号Vp比较，包括动态锁存比较器，其
中，动态锁存比较器的第一级结构包括用于与输入信号Vn、输入信号Vp对应的差分输入对管，差分输入对管包括输入管M1以及输入管M2，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，在失调电压校准时，失调电压校准电路基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。
[0010]还包括用于控制动态锁存比较器工作状态的时钟信号CLK以及用于配置失调电压校准电路工作状态的校准信号，其中，时钟信号CLK处于低电平状态时，动态锁存比较器处于复位阶段；时钟信号CLK处于高电平状态时，动态锁存比较器处于比较阶段；校准信号处于有效状态时，失调电压校准电路对动态锁存比较器进行失调电压校准；对动态锁存比较器进行失调电压校准时，输入管M1的栅极端与输入管M2的栅极端处于等电位状态。
[0011]所述比较器本体用于ADC电路中时，所述校准信号为ADC电路的采样信号SMP_ADC，且所述采样信号SMP_ADC为高电平有效；所述失调电压校准电路包括开关电容电压积分器，所述开关电容电压积分器的输出端与输入管M2的衬底连接，开关电容电压积分器的输入端分别与偏置电压Vb以及比较输出值Voutp对应，其中，输入管M1的衬底电压配置为偏置电压Vb；失调电压校准时，输入管M2的衬底电压初始为偏置电压Vb，在采样信号SMP_ADC的有效期间，经若干时钟信号CLK的周期，失调电压校准电路调控输入管M2的衬底电压，直至比较输出值Voutp的电压状态翻转。
[0012]所述开关电容电压积分器包括运算放大器OP，其中，所述运算放大器OP的同相端接偏置电压Vb；运算放大器OP的反相端与开关S2的一端、开关S3的一端以及电容C2的一端连接，开关S3的另一端以及电容C2的另一端以及运算放大器OP的输出端与输入管M2的衬底连接；开关S2的另一端与电容C1的一端以及开关S1的一端连接，开关S1的另一端接比较输出值Voutp，电容C1的另一端接地；开关S1受时钟信号CLK1控制，开关S2受时钟信号CLK2控制，时钟信号CLK1与时钟信号CLK2为两相不交叠的时钟信号。
[0013]时钟信号CLK1以及时钟信号CLK2基于同一时钟电路生成，其中，所述时钟电路包括用于接收时钟信号CLK的传输门A1以及第一反相器B1，其中，传输门A1的输出端接第一与非门A2的一输入端，第一反相器B1的输出端接第二与非门B2的一输入端；
第一与非门A2的输出端以及第二与非门B2的输出端与延迟电路连接，其中，所述延迟电路包括第四反相器A3、第五反相器A4、第二反相器B3以及第三反相器B4，第一与非门A2的输出端与第四反相器A3的输入端连接，第四反相器A3的输入端与第五反相器A4的输入端连接，第五反相器A4的输出端接第二与非门B2的另一输入端以及第七反相器A5的输入端连接，第二与非门B2的输出端与第二反相器B3的输入端连接，第二反相器B3的输出端与第三反相器B4的输入端连接，第三反相器B4的输出端接第一与非门A2的另一输入端以及第六反相器B5的输入端连接；第七反相器A5的输出端接第一与门G1的一输入端，第一与门G1的另一端接采样信号SMP_ADC，第一与门G1的输出端输出时钟信号CLK1；第六反相器B5的输出端接第二与门G2的一输入端，第二与门G2的另一端接采样信号SMP_ADC，第二与门G2的输出端输出时钟信号CLK2。
[0014]还包括用于抑制比较器本体产生回踢噪声的预放大电路，其中，预放大电路与比较器本体的第一级结构适配连接，通过预放大电路对输入信号Vn、输入信号Vp预放大，并将输入信号Vp预放大后形成的信号Vinn加载至输入管M1的栅极端，将输入信号Vn预放大后形成的信号Vinp加载至输入管M2的栅极端。
[0015]所述预放大电路包括用于接收输入信号Vn的第七PMOS管M14以及用于接收输入信号Vp的第六PMOS管M13，其中，输入信号Vn加载至第七PMOS管M14的栅极端，输入信号Vp加载至第六PMOS管M13的栅极端；第六PMOS管M13的源极端、第七P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模拟域自校准高精度比较器，其特征是，所述比较器包括：比较器本体，用于对输入信号Vn以及输入信号Vp比较，包括动态锁存比较器，其中，动态锁存比较器的第一级结构包括用于与输入信号Vn、输入信号Vp对应的差分输入对管，差分输入对管包括输入管M1以及输入管M2，通过动态锁存比较器的第二级结构至少得到比较输出值Voutp；失调电压校准电路，用于对比较器本体内的动态锁存比较器进行失调电压校准，其中，在失调电压校准时，失调电压校准电路基于比较输出值Voutp调控输入管M2的衬底电压，以使得所述输入管M2的衬底电压变化趋势与所述比较输出值Voutp的电压状态适配；依照所述衬底电压变化趋势持续调控输入管M2的衬底电压，直至使得所述比较输出值Voutp的电压状态翻转。2.根据权利要求1所述的模拟域自校准高精度比较器，其特征是：还包括用于控制动态锁存比较器工作状态的时钟信号CLK以及用于配置失调电压校准电路工作状态的校准信号，其中，时钟信号CLK处于低电平状态时，动态锁存比较器处于复位阶段；时钟信号CLK处于高电平状态时，动态锁存比较器处于比较阶段；校准信号处于有效状态时，失调电压校准电路对动态锁存比较器进行失调电压校准；对动态锁存比较器进行失调电压校准时，输入管M1的栅极端与输入管M2的栅极端处于等电位状态。3.根据权利要求2所述的模拟域自校准高精度比较器，其特征是：所述比较器本体用于ADC电路中时，所述校准信号为ADC电路的采样信号SMP_ADC，且所述采样信号SMP_ADC为高电平有效；所述失调电压校准电路包括开关电容电压积分器，所述开关电容电压积分器的输出端与输入管M2的衬底连接，开关电容电压积分器的输入端分别与偏置电压Vb以及比较输出值Voutp对应，其中，输入管M1的衬底电压配置为偏置电压Vb；失调电压校准时，输入管M2的衬底电压初始为偏置电压Vb，在采样信号SMP_ADC的有效期间，经若干时钟信号CLK的周期，失调电压校准电路调控输入管M2的衬底电压，直至比较输出值Voutp的电压状态翻转。4.根据权利要求3所述的模拟域自校准高精度比较器，其特征是：所述开关电容电压积分器包括运算放大器OP，其中，所述运算放大器OP的同相端接偏置电压Vb；运算放大器OP的反相端与开关S2的一端、开关S3的一端以及电容C2的一端连接，开关S3的另一端以及电容C2的另一端以及运算放大器OP的输出端与输入管M2的衬底连接；开关S2的另一端与电容C1的一端以及开关S1的一端连接，开关S1的另一端接比较输出值Voutp，电容C1的另一端接地；开关S1受时钟信号CLK1控制，开关S2受时钟信号CLK2控制，时钟信号CLK1与时钟信号CLK2为两相不交叠的时钟信号。5.根据权利要求4所述的模拟域自校准高精度比较器，其特征是：时钟信号CLK1以及时钟信号CLK2基于同一时钟电路生成，其中，
所述时钟电路包括用于接收时钟信号CLK的传输门A1以及第一反相器B1，其中，传输门A1的输出端接第一与非门A2的一输入端，第一反相器B1的输出端接第二与非门B2的一输入端；第一与非门A2的输出端以及第二与非门B2的输出端与延迟电路连接，其中，所述延迟电路包括第四反相器A3、第五反相器A4、第二反相器B3以及第三反相器B4，第一与非门A2的输出端与第四反相器A3的输入端连接，第四反相器A3的输入端与第五反相器A4的输入端连接，第五反相器A4的输出端接第二与非门B2的另一输入端以及第七反相器A5的输入端连接，第二与非门B2的输出端与第二反相器B3的输入端连接，第二反相器B3的输出端与第三反相器B4的输入端连接，第三反相器B4的输出端接第一与非门A2的另一输入端以及第六反相器B5的输入端连接；第七反相器A5的输出端接第一与门G1的一输入端，第一与门G1的另一端接采样信号SMP_ADC，第一与门G1的输出端输出时钟信号CLK1；第六反相器B5的输出端接第二与门G2的一输入端，第二与门G2的另一端接采样信号SMP_ADC，第二与门G2的输出端输出时钟信号CLK2。6.根据权利要求3至5任一项所述的模拟域自校准高精度比较器，其特征是：还包括用于抑制比较器本体产生回踢噪声的预放大电路，其中，预放大电路与比较...

【专利技术属性】
技术研发人员：倪静静，庄志伟，张军，费俊驰，
申请(专利权)人：无锡英迪芯微电子科技股份有限公司，
类型：发明
国别省市：