一种SM3杂凑算法的硬件加速方法技术

本发明专利技术公开了一种SM3杂凑算法的硬件加速方法，具体是设计消息填充模块来完成对输入消息的填充和分组，设计同步FIFO模块解决消息填充分组和消息迭代压缩速率不一致的问题，设计压缩模块完成消息的扩展和迭代压缩。为提高杂凑算法执行效率，本发明专利技术将消息扩展和迭代压缩进行并行处理。通过组合逻辑复用的方法，将SM3算法中压缩函数的效率提高了一倍。本发明专利技术以较低的电路开销实现了一种高性能的SM3杂凑算法加速电路，在12nm工艺库下频率达到2.5GHZ，吞吐率达到2557.72GB/s，适用于SM3杂凑算法运算速度要求较高的应用场景。速度要求较高的应用场景。速度要求较高的应用场景。

【技术实现步骤摘要】
一种SM3杂凑算法的硬件加速方法


[0001]本专利技术涉及信息安全加密以及数字芯片设计领域，尤其涉及一种国产杂凑算法SM3的硬件加速方法。

技术介绍

[0002]目前信息安全技术已融入到社会经济、生活以及国家安全等方方面面，已经成为整个社会稳定运行的保障。随着半导体技术的飞速发展，以ASIC芯片或FPGA的形式对信息安全算法的加速方法已经广泛运用于各种信息安全产品中。相比于信息安全算法在通用处理器上使用软件方法实现，硬件实现运行速度更快、安全性更高。现代密码学是网络信息安全的理论基础，而密码杂凑算法在现代密码学中起着重要的作用。密码杂凑算法可以将任意长度的消息压缩成固定的字符串输出。在商业密码中主要应用于数据的完整性校验，身份认证，秘钥推导和随机数生成器等方面，常用的杂凑算法有SHA
‑
1、SHA
‑
2、MD5等。国家密码局在2010年发布国产杂凑算法SM3，该算法在SHA
‑
256的基础上改进实现。SM3算法由于运算复杂，其运算速度瓶颈主要在迭代压缩的过程，在通用处理器上使用软件实现运行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SM3杂凑算法的硬件加速方法，主要是实现计算输入消息杂凑值的功能，其特征在于：硬件设计模块划分为消息填充和分组模块、同步FIFO模块、消息扩展和迭代压缩并行处理模块。2.如权利要求1所述的一种SM3杂凑算法的硬件加速方法，其特征在于，数据输入接口满足如下要求，存在握手信号，以获取足够大的输入带宽，又可以在后续模块忙碌时反压数据输入。存在足够大的总线位宽，存在指示信号表示数据总线中的字节的有效性，存在开始和结束信号对一段输入数据进行标识。3.如权利要求2所述的握手信号、总线位宽、指示信号和开始和结束信号，其特征在于，握手信号使用valid/ready握手协议。只有当valid和ready信号同时为高，数据才能成功传输。模块在处理数据忙碌时可以通过ready信号反压数据输入。总线位宽为32比特，指示信号probe为4比特，从高到低分别对应数据总线中的4个字节。开始和结束信号为start和last，分别在数据输入有效的第一个周期和最后一个周期为高电平。4.如权利要求1所述的消息填充和分组模块，其特征在于，使用FSM完成对消息填充和分组控制，使用数据缓存区完成对数据输入缓存，使用计数器记录缓存区中有效数据量。每个分组的大小为512比特。当数据last信号到...

【专利技术属性】
技术研发人员：冯建华，邢琦，齐观平，李春昊，马思孔，
申请(专利权)人：北京大学，
类型：发明
国别省市：