干扰检测电路、静电释放保护电路和电池保护芯片制造技术

本发明专利技术实施例提供了一种干扰检测电路、静电释放保护电路和电池保护芯片，涉及集成电路技术领域，该干扰检测电路包括：用于接收干扰信号的包括PN结的检测元件以及干扰判断子电路，当检测元件的PN结受到干扰信号时，PN结的漏电流快速增大，本发明专利技术基于这一特性将现有包括PN结的半导体元件作为检测元件，干扰判断子电路基于检测元件截止时的漏电大小判断检测元件是否受到干扰，以此快速自检出电路受到干扰信号影响的情况。扰信号影响的情况。扰信号影响的情况。

【技术实现步骤摘要】
干扰检测电路、静电释放保护电路和电池保护芯片


[0001]本专利技术涉及集成电路
，具体涉及一种干扰检测电路、静电释放保护电路和电池保护芯片。

技术介绍

[0002]随着如集成电路等电路系统的日益精密、复杂以及多功能化，电路系统易受如射频、电磁干扰的影响，使得其性能和电路稳定性受到影响。
[0003]现有的电路系统无法快速自检出干扰信号，依靠外部的干扰检测仪来检测干扰信号，不仅存在干扰检测的准确性和及时性的问题，还致使后端电路的抗干扰电路设计受到挑战。

技术实现思路

[0004]本专利技术实施例提供一种干扰检测电路、静电释放保护电路和电池保护芯片，至少可以快速自检出干扰信号，克服前述问题。
[0005]从第一方面，本专利技术实施例公开了一种干扰检测电路，包括：用于接收干扰信号的包括PN结的检测元件；干扰判断子电路，基于检测元件截止时的漏电大小判断检测元件是否受到干扰。
[0006]在本专利技术一实施例中，干扰判断子电路包括：采样模块和比较模块；采样模块基于检测元件截止时漏电产生检测信号；比较模块基于检测信号与检测阈值判断检测元件是否受到干扰，并在确定检测元件受到干扰时输出干扰标志信号。
[0007]在本专利技术一实施例中，采样模块包括与检测元件串联的第一电阻元件，基于第一电阻元件与检测元件截止时漏电以产生检测信号。
[0008]在本专利技术一实施例中，其中，第一电阻元件与检测元件之间的连接节点用于产生检测信号。
[0009]在本专利技术一实施例中，采样模块包括与检测元件串联的第一MOS元件，基于第一MOS元件与检测元件截止时漏电以产生检测信号。
[0010]在本专利技术一实施例中，第一MOS元件的漏端或源端用于与检测元件串联，第一MOS元件的栅端用于接其漏端或接能使第一MOS元件导通的外部输入电压Vb；其中，基于第一MOS元件与检测元件截止时漏电产生检测信号。
[0011]在本专利技术一实施例中，其中，第一MOS元件用于与检测元件连接的漏端或源端用于产生该检测信号。
[0012]在本专利技术一实施例中，采样模块包括电容元件和复位单元；电容元件与检测元件串联，电容元件接收检测元件流出的漏电流产生检测信号；复位单元按照预设时间间隔将电容元件的电压复位至初始状态。
[0013]在本专利技术一实施例中，比较模块包括负载元件和第二MOS元件；其中，检测阈值为
第二MOS元件的导通阈值；负载元件与第二MOS元件的源端或漏端连接形成串联电路，第二MOS元件的栅端基于检测信号与导通阈值控制串联电路是否导通，以输出干扰标志信号。
[0014]在本专利技术一实施例中，负载元件为电阻。
[0015]在本专利技术一实施例中，比较模块包括：阈值电压产生子单元，用于产生检测阈值；比较器，用于将检测信号与检测阈值进行比较，以输出干扰标志信号。
[0016]在本专利技术一实施例中，干扰检测电路还包括：buffer子电路；buffer子电路用于将干扰判断子电路在确定检测元件受到干扰时输出的干扰标志信号增强后输出。
[0017]从第二方面，本专利技术实施例还公开了一种静电释放保护电路，包括：用于对目标电压进行静电释放保护的一个或多个ESD模块；如本专利技术实施例所述的干扰检测电路，其中，干扰检测电路输出的干扰标志信号用于表征ESD模块有受干扰信号影响的风险；以及，与目标电压相关的功能模块，功能模块在接收到干扰标志信号时停止工作或切换工作状态。
[0018]在本专利技术一实施例中，干扰检测电路中的检测元件与ESD模块的结构相同。
[0019]在本专利技术一实施例中，检测元件的尺寸小于ESD模块。
[0020]在本专利技术一实施例中，在干扰检测电路中，采样模块与检测元件串联后所连接的高电压或低电压为目标电压。
[0021]在本专利技术一实施例中，在干扰检测电路中，采样模块与检测元件串联后所连接的高电压和低电压与目标电压不相关。
[0022]从第三方面，本专利技术实施例还公开了一种电池保护芯片，包括：如本专利技术实施例所述的静电释放保护电路；其中，目标电压为所述芯片的过流检测端的电压。
[0023]在本专利技术一实施例中，功能模块为充电过流检测模块、放电过流检测模块以及短路检测模块中至少一者。
[0024]本专利技术实施例包括以下优点：本专利技术实施例提供了一种干扰检测电路，包括：用于接收干扰信号的包括PN结的检测元件以及干扰判断子电路，当检测元件的PN结受到干扰信号时，PN结的漏电流快速增大，本专利技术基于这一特性将现有包括PN结的半导体元件作为检测元件，干扰判断子电路基于检测元件截止时的漏电大小判断检测元件是否受到干扰，以此快速自检出电路受到干扰信号影响的情况；本专利技术实施例提供了一种静电释放保护电路，包括：用于对目标电压进行静电释放保护的一个或多个ESD模块；如本专利技术实施例所述的干扰检测电路，其中，干扰检测电路输出的干扰标志信号用于表征ESD模块有受干扰信号影响的风险；以及，与目标电压相关的功能模块，该功能模块在接收到干扰标志信号时停止工作或切换工作状态，以此降低了干扰信号对功能模块的工作稳定性以及相关检测结果的准确性的影响。
附图说明
[0025]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例。
[0026]图1是本专利技术一种干扰检测电路的框图示意图；图2是本专利技术一实施例的干扰检测电路的示意图；图3是图2所示实施例的干扰检测电路的电路示意图一；图4是图2所示实施例的干扰检测电路的电路示意图二；图5是图2所示实施例的干扰检测电路的电路示意图三；图6是本专利技术一实施例一种静电释放保护电路的框图示意图；图7是本专利技术另一实施例一种静电释放保护电路的框图示意图；图8是本专利技术一实施例一种电池保护芯片的框图示意图；图9是本专利技术另一实施例一种电池保护芯片的框图示意图。
[0027]附图标记说明：10
‑
干扰检测电路；11
‑
检测元件，12
‑
干扰判断子电路，13
‑
buffer子电路；121
‑
采样模块，122
‑
比较模块，1211
‑
第一电阻元件，1212
‑
第一MOS元件，1221
‑
负载元件，1222
‑
第二MOS元件；20
‑
静电释放保护电路；21
‑
ESD模块，22
‑
功能模块；30
‑
电池保护芯片。
具体实施方式
[0028]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0029]本专利技术提供了一种干扰检测电路10，如图1所示，包括：用于接收干扰信号的包括PN结的检测元件11；干扰本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种干扰检测电路，其特征在于，包括：用于接收干扰信号的包括PN结的检测元件；干扰判断子电路，基于所述检测元件截止时的漏电大小判断所述检测元件是否受到干扰。2.根据权利要求1所述的干扰检测电路，其特征在于，所述干扰判断子电路包括：采样模块和比较模块；所述采样模块基于所述检测元件截止时漏电产生检测信号；所述比较模块基于所述检测信号与检测阈值判断所述检测元件是否受到干扰，并在确定所述检测元件受到干扰时输出干扰标志信号。3.根据权利要求2所述的干扰检测电路，其特征在于，所述采样模块包括与所述检测元件串联的第一电阻元件，基于所述第一电阻元件与所述检测元件截止时漏电以产生所述检测信号。4.根据权利要求3所述的干扰检测电路，其特征在于，其中，所述第一电阻元件与所述检测元件之间的连接节点用于产生所述检测信号。5.根据权利要求2所述的干扰检测电路，其特征在于，所述采样模块包括与所述检测元件串联的第一MOS元件，基于所述第一MOS元件与所述检测元件截止时漏电以产生所述检测信号。6.根据权利要求5所述的干扰检测电路，其特征在于，所述第一MOS元件的漏端或源端用于与所述检测元件串联，所述第一MOS元件的栅端用于接其漏端或接能使所述第一MOS元件导通的外部输入电压Vb；其中，基于所述第一MOS元件与所述检测元件截止时漏电以产生所述检测信号。7.根据权利要求6所述的干扰检测电路，其特征在于，其中，所述第一MOS元件与所述检测元件连接的漏端或源端用于产生所述检测信号。8.根据权利要求2所述的干扰检测电路，其特征在于，所述采样模块包括电容元件和复位单元；所述电容元件与所述检测元件串联，所述电容元件接收所述检测元件流出的漏电流产生所述检测信号；所述复位单元按照预设时间间隔将所述电容元件的电压复位至初始状态。9.根据权利要求2
‑
8任一项所述的干扰检测电路，其特征在于，所述比较模块包括负载元件和第二MOS元件；其中，所述检测阈值为所述第二MOS元件的导通阈值；所述负载元件与所述第二MOS元件的源端或漏端连接形成串联电路，所述第二MOS元...

【专利技术属性】
技术研发人员：高兴波，唐永生，黄立，
申请(专利权)人：成都利普芯微电子有限公司，
类型：发明
国别省市：