一种氮化镓电流孔径垂直型电子器件的制备方法技术

本发明专利技术涉及半导体器件技术领域，特别涉及一种氮化镓电流孔径垂直型电子器件的制备方法。通过在氮化镓单晶衬底中形成缺陷层，以及在氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构；电流阻挡结构的材料包括介质材料和超宽禁带材料；将氮化镓单晶衬底的顶部与支撑衬底进行键合，并依次进行退火剥离和抛光处理，再依次外延氮化镓沟道层和铝镓氮势垒层和制备电极层。上述制备方法得到的器件具有能够承受较大的击穿电压，不易发生穿通漏电的特点。不易发生穿通漏电的特点。不易发生穿通漏电的特点。

【技术实现步骤摘要】
一种氮化镓电流孔径垂直型电子器件的制备方法


[0001]本专利技术涉及半导体器件
，特别涉及一种氮化镓电流孔径垂直型电子器件的制备方法。

技术介绍

[0002]氮化镓电流孔径垂直型电子器件(GaN Current Aperture Vertical Electron Transistor，GaN CAVET)，亦称为垂直型氮化镓场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)，垂直型GaN CAVET电子器件结合了AlGaN/GaN异质结高浓度、高迁移率的二维电子气以及垂直型GaN电子器件的高击穿场强、高耐压的优势。器件开启时，电子从源电极沿AlGaN/GaN异质结二维电子气水平方向到达栅极下，沿垂直方向到达漏极，请参阅图1，p
‑
GaN作为电流阻挡层限制电流流通路径；器件关断时，电场沿垂直方向击穿，因此器件受益于垂直方向高击穿电压，并且可以相比于横向器件大大减少器件面积和尺寸。GaN CAVET器件具有低导通电阻、高击穿电压、高输出功率等众多优异特性。
[0003]相关技术中，GaN CAVET器件的p
‑
GaN电流阻挡层通常是采用离子注入法，比如通过Mg离子注入形成的p
‑
GaN电流阻挡层，但这种方式制备得到的电流阻挡层掺杂浓度低，性能差，容易造成器件漏电和击穿等严重问题，而且p
‑
GaN电流阻挡层本身也无法承受较大的击穿电压，易发生穿通漏电。

技术实现思路

[0004]本专利技术要解决的是上述现有技术中Mg离子注入形成的p
‑
GaN电流阻挡层得到的GaN CAVET器件存在易漏电和击穿的技术问题。
[0005]为解决上述技术问题，本申请于一方面公开了一种氮化镓电流孔径垂直型电子器件的制备方法，其包括：
[0006]提供一氮化镓单晶衬底；
[0007]在氮化镓单晶衬底中形成缺陷层，以及在氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构；氮化镓单晶衬底的相对的两个端部分别设有一个预设区域；两个预设区域的底部与氮化镓单晶衬底的底部存在第一预设距离；两个电流阻挡结构的顶部与氮化镓单晶衬底的顶部位于同一平面；电流阻挡结构的材料包括介质材料和超宽禁带材料；
[0008]提供一支撑衬底；
[0009]将氮化镓单晶衬底的顶部与支撑衬底进行键合，得到第一结构；
[0010]对第一结构依次进行退火剥离和抛光处理，得到第二结构；第二结构包括支撑衬底和第一氮化镓单晶层；
[0011]在第二结构的第一氮化镓单晶层上依次外延氮化镓沟道层和铝镓氮势垒层，得到第三结构；
[0012]在第三结构的顶面制备源电极和栅电极，且在第三结构的底面制备漏电极；第三
结构的顶面靠近所述铝镓氮势垒层。
[0013]于一个可能的实施例中，在电流阻挡结构的材料为介质材料的情况下，在氮化镓单晶衬底中形成缺陷层，以及在氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构，包括：
[0014]由注入面向氮化镓单晶衬底进行离子注入，以在氮化镓单晶衬底内形成缺陷层；
[0015]利用光刻和刻蚀技术去除氮化镓单晶衬底的两个预设区域的氮化镓单晶部分，得到刻蚀后结构；
[0016]在刻蚀后结构的顶面生长介质材料；
[0017]去除注入面上的介质材料；刻蚀后结构的顶面为氮化镓单晶衬底的顶面；
[0018]对刻蚀后结构的顶面进行抛光处理，得到具有两个电流阻挡结构的氮化镓单晶衬底。
[0019]于一个可能的实施例中，在电流阻挡结构的材料为超宽禁带材料中的氧化镓的情况下，在氮化镓单晶衬底中形成缺陷层，以及在氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构，包括：
[0020]由氮化镓单晶衬底的顶面中对应两个预设区域的表面向两个预设区域进行氧离子注入，以在氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别形成一个氧离子注入区域；
[0021]对氮化镓单晶衬底的两个氧离子注入区域进行退火处理，得到具有两个电流阻挡结构的氮化镓单晶衬底；
[0022]由氮化镓单晶衬底的顶面向氮化镓单晶衬底进行离子注入，以在氮化镓单晶衬底内形成缺陷层。
[0023]于一个可能的实施例中，介质材料包括二氧化硅、氮化硅和氧化铝；
[0024]超宽禁带材料包括氧化镓。
[0025]于一个可能的实施例中，对氧离子注入区域进行退火处理的条件包括：
[0026]退火气氛为真空或者氮气；
[0027]退火温度包括600℃～1100℃；
[0028]退火时间包括30秒～10分钟。
[0029]于一个可能的实施例中，对第一结构进行退火剥离的条件包括：
[0030]退火气氛为真空、氮气或者氩气；
[0031]退火温度包括300℃～900℃；
[0032]退火时间包括1分钟～24小时。
[0033]于一个可能的实施例中，对第一结构依次进行退火剥离和抛光处理，得到第二结构，包括：
[0034]利用退火工艺使第一结构沿着所述缺陷层剥离，得到初始第二结构；初始第二结构包括支撑衬底和第一氮化镓单晶层；
[0035]利用抛光技术去除初始第二结构上的残留缺陷层，得到第二结构。
[0036]于一个可能的实施例中，在第二结构的第一氮化镓单晶层上依次外延氮化镓沟道层和铝镓氮势垒层，得到第三结构，包括：
[0037]在第二结构的第一氮化镓单晶层上依次外延氮化镓沟道层、氮化铝插入层、铝镓
氮势垒层和氮化镓帽层，得到第三结构。
[0038]于一个可能的实施例中，支撑衬底包括层叠的高掺杂衬底和低掺杂衬底；
[0039]氮化镓单晶衬底的顶部与低掺杂衬底键合。
[0040]本申请于另一方面还公开了一种氮化镓电流孔径垂直型电子器件，其是利用上述的方法制备得到的。
[0041]采用上述技术方案，本申请提供的氮化镓电流孔径垂直型电子器件具有如下有益效果：
[0042]通过在氮化镓单晶衬底中形成缺陷层，以及在氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构；氮化镓单晶衬底的相对的两个端部分别设有一个预设区域；两个预设区域的底部与氮化镓单晶衬底的底部存在第一预设距离；两个电流阻挡结构的顶部与氮化镓单晶衬底的顶部位于同一平面；电流阻挡结构的材料包括介质材料和超宽禁带材料；提供一支撑衬底；将氮化镓单晶衬底的顶部与支撑衬底进行键合，得到第一结构；对第一结构依次进行退火剥离和抛光处理，得到第二结构；在第二结构的第一氮化镓单晶层上依次外延氮化镓沟道层和铝镓氮势垒层，得到第三结构；在第三结构的顶面制备源电极和栅电极，且在第三结构的底面制备漏电极；第三结构的顶面为与第二结构的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化镓电流孔径垂直型电子器件的制备方法，其特征在于，包括：提供一氮化镓单晶衬底；在所述氮化镓单晶衬底中形成缺陷层，以及在所述氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构；所述氮化镓单晶衬底的相对的两个端部分别设有一个所述预设区域；两个所述预设区域的底部与所述氮化镓单晶衬底的底部存在第一预设距离；两个所述电流阻挡结构的顶部与所述氮化镓单晶衬底的顶部位于同一平面；所述电流阻挡结构的材料包括介质材料和超宽禁带材料；提供一支撑衬底；将所述氮化镓单晶衬底的顶部与所述支撑衬底进行键合，得到第一结构；对所述第一结构依次进行退火剥离和抛光处理，得到第二结构；所述第二结构包括所述支撑衬底和第一氮化镓单晶层；在所述第二结构的第一氮化镓单晶层上依次外延氮化镓沟道层和铝镓氮势垒层，得到第三结构；在所述第三结构的顶面制备源电极和栅电极，且在所述第三结构的底面制备漏电极；所述第三结构的顶面靠近所述铝镓氮势垒层。2.根据权利要求1所述的制备方法，其特征在于，在所述电流阻挡结构的材料为介质材料的情况下，所述在所述氮化镓单晶衬底中形成缺陷层，以及在所述氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构，包括：由注入面向氮化镓单晶衬底进行离子注入，以在所述氮化镓单晶衬底内形成所述缺陷层；利用光刻和刻蚀技术去除所述氮化镓单晶衬底的所述两个预设区域的氮化镓单晶部分，得到刻蚀后结构；在所述刻蚀后结构的顶面生长介质材料；去除所述注入面上的介质材料；所述刻蚀后结构的顶面为所述氮化镓单晶衬底的顶面；对所述刻蚀后结构的顶面进行抛光处理，得到具有两个电流阻挡结构的氮化镓单晶衬底。3.根据权利要求1所述的制备方法，其特征在于，在所述电流阻挡结构的材料为超宽禁带材料中的氧化镓的情况下，所述在所述氮化镓单晶衬底中形成缺陷层，以及在所述氮化镓单晶衬底的存在预设间隔距离的两个预设区域分别制备一个电流阻挡结构，包括：由所述氮化镓单晶衬底的顶面中对...

【专利技术属性】
技术研发人员：欧欣，石航宁，游天桂，伊艾伦，覃晴程，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：