数据传输电路、方法及系统级芯片技术方案

本公开提供了一种数据传输电路、方法及系统级芯片，涉及电动汽车技术领域，所述数据传输电路包括：译码仲裁子电路、至少一个响应控制子电路、至少两个缓存控制子电路和至少一个译码选择子电路；译码仲裁子电路用于将访问信息发送至响应控制子电路；响应控制子电路用于向空闲的任一缓存控制子电路发送访问信息；缓存控制子电路用于接收并存储访问信息，向访问信息对应的处于空闲的外接设备发起访问，执行所述访问信息对应的操作，如此，可以使主机至缓存控制子电路的传输路径，以及缓存控制子电路至外接设备的传输路径相对独立，主机无需等待外接设备处理访问信息后才执行下一次访问，可以提升主机访问外接设备的效率。可以提升主机访问外接设备的效率。可以提升主机访问外接设备的效率。

【技术实现步骤摘要】
数据传输电路、方法及系统级芯片


[0001]本公开涉及电动汽车
，尤其涉及一种数据传输电路、方法及系统级芯片。

技术介绍

[0002]随着汽车智能化进程，汽车中电子控制单元（Electronic Control Unit，ECU）的数量也在快速增长，汽车的电气电子架构也逐渐从分布式走向集中式，即通过一个中央处理器和操作系统控制汽车中所有硬件，因此单颗系统级芯片（System on Chip，SOC）需要连接更多的硬件资源，承载更多功能；这些硬件资源大多以特定的接口协议与系统级芯片中的外接设备进行通信，外接设备再通过总线与主机进行信息交互，相关技术中主机只能对外接设备进行串行访问，随着汽车中外接设备数量的急剧增加，主机对外接设备的访问效率随之降低。

技术实现思路

[0003]本公开提供了一种数据传输电路、方法及系统级芯片，以至少解决现有技术中存在的以上技术问题。
[0004]根据本公开的第一方面，提供一种数据传输电路，应用于系统级芯片，所述电路包括：译码仲裁子电路、至少一个响应控制子电路、至少两个缓存控制子电路和译码选择子电路；所述译码仲裁子电路分别与主机和所述至少一个响应控制子电路连接，用于确认主机发送的访问信息所对应的响应控制子电路，将所述访问信息发送至所述响应控制子电路；所述响应控制子电路与全部缓存控制子电路中对应的至少两个缓存控制子电路连接，用于获取所述至少两个缓存控制子电路的状态，基于所述至少两个缓存控制子电路的状态，向所述至少两个缓存控制子电路中空闲的任一缓存控制子电路发送访问信息；所述至少两个缓存控制子电路中每一个缓存控制子电路与所述译码选择子电路连接，用于接收并存储所述访问信息，从所述译码选择子电路获取所述访问信息对应的外接设备的状态；响应于所述访问信息对应的外接设备为空闲，则所述缓存控制子电路向所述空闲的外接设备发起访问，执行所述访问信息对应的操作；其中，每个缓存控制子电路最多存储一条访问信息，每个缓存控制子电路存储的访问信息不同，不同的响应控制子电路与不同的缓存控制子电路连接。
[0005]根据本公开的第二方面，提供一种数据传输方法，应用于系统级芯片，所述方法包括：译码仲裁子电路确认主机发送的访问信息所对应的响应控制子电路，将所述访问信息发送至所述响应控制子电路；响应控制子电路获取对应的至少两个缓存控制子电路的状态，基于所述至少两个缓存控制子电路的状态，向至少两个缓存控制子电路中空闲的任一缓存控制子电路发送访
问信息；空闲的任一缓存控制子电路接收并存储所述访问信息，从译码选择子电路获取所述访问信息对应的外接设备的状态；响应于所述访问信息对应的外接设备为空闲，则所述缓存控制子电路向所述空闲的外接设备发起访问，执行所述访问信息对应的操作；其中，每个缓存控制子电路最多存储一条访问信息，每个缓存控制子电路存储的访问信息不同。
[0006]根据本公开的第三方面，提供了一种系统级芯片，包括：译码仲裁子电路、至少一个响应控制子电路、至少两个缓存控制子电路和译码选择子电路；所述译码仲裁子电路分别与主机和所述至少一个响应控制子电路连接，用于确认主机发送的访问信息所对应的响应控制子电路，将所述访问信息发送至所述响应控制子电路；所述响应控制子电路与全部缓存控制子电路中对应的至少两个缓存控制子电路连接，用于获取所述至少两个缓存控制子电路的状态，基于所述至少两个缓存控制子电路的状态，向所述至少两个缓存控制子电路中空闲的任一缓存控制子电路发送访问信息；所述至少两个缓存控制子电路中每一个缓存控制子电路与所述译码选择子电路连接，用于接收并存储所述访问信息，从所述译码选择子电路获取所述访问信息对应的外接设备的状态；响应于所述访问信息对应的外接设备为空闲，则所述缓存控制子电路向所述空闲的外接设备发起访问，执行所述访问信息对应的操作；其中，每个缓存控制子电路最多存储一条访问信息，每个缓存控制子电路存储的访问信息不同，不同的响应控制子电路与不同的缓存控制子电路连接。
[0007]本公开的数据传输电路，应用于系统级芯片，所述电路包括：译码仲裁子电路、至少一个响应控制子电路、至少两个缓存控制子电路和译码选择子电路；所述译码仲裁子电路分别与主机和所述至少一个响应控制子电路连接，用于确认主机发送的访问信息所对应的响应控制子电路，将所述访问信息发送至所述响应控制子电路；所述响应控制子电路与全部所述至少两个缓存控制子电路中对应的至少两个缓存控制子电路连接，用于获取所述至少两个缓存控制子电路的状态，基于所述至少两个缓存控制子电路的状态，向所述至少两个缓存控制子电路中空闲的任一缓存控制子电路发送访问信息；所述至少两个缓存控制子电路中每一个缓存控制子电路与所述译码选择子电路连接，用于接收并存储所述访问信息，从所述译码选择子电路获取所述访问信息对应的外接设备的状态；响应于所述访问信息对应的外接设备为空闲，则所述缓存控制子电路向所述空闲的外接设备发起访问，执行所述访问信息对应的操作；其中，每个缓存控制子电路最多存储一条访问信息，每个缓存控制子电路存储的访问信息不同，不同的响应控制子电路与不同的缓存控制子电路连接；如此可以通过响应控制子电路和缓存控制子电路对整条传输路径进行分割，使传输路径被分割为主机至缓存控制子电路，以及缓存控制子电路至外接设备，当主机发起对外接设备的访问时，缓存控制子电路可以存储访问信息，使主机至缓存控制子电路，以及缓存控制子电路至外接设备之间相对独立，互不干扰，主机无需等待外接设备处理访问信息后才发送下一条访问信息，可以在外接设备未处理或处理中的阶段向响应控制子电路发送下一条访问信息，访问方式不再是串行，可以提升主机访问外接设备的效率。
[0008]应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特
征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0009]通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：在附图中，相同或对应的标号表示相同或对应的部分。
[0010]图1示出了相关技术中主机访问外接设备的一种可选示意图；图2示出了相关技术中主机访问外接设备的另一种可选示意图；图3示出了相关技术中数据访问示意图；图4示出了本公开实施例提供的数据传输电路的可选结构示意图；图5示出了本公开实施例提供的逻辑地址分组信息和多个外接设备的关联配置信息；图6示出了采用本公开实施例提供的数据访问示意图；图7示出了本公开实施例提供的数据传输方法的一种可选流程示意图；图8示出了本公开实施例一种电子设备的组成结构示意图。
具体实施方式
[0011]为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据传输电路，其特征在于，应用于系统级芯片，所述数据传输电路包括：译码仲裁子电路、至少一个响应控制子电路、至少两个缓存控制子电路和至少一个译码选择子电路；所述译码仲裁子电路分别与主机和所述至少一个响应控制子电路连接，用于确认主机发送的访问信息所对应的响应控制子电路，将所述访问信息发送至所述响应控制子电路；所述响应控制子电路与全部缓存控制子电路中对应的至少两个缓存控制子电路连接，用于获取所述至少两个缓存控制子电路的状态，基于所述至少两个缓存控制子电路的状态，向所述至少两个缓存控制子电路中空闲的任一缓存控制子电路发送访问信息；所述至少两个缓存控制子电路中每一个缓存控制子电路与对应的译码选择子电路连接，用于接收并存储所述访问信息，从所述译码选择子电路获取所述访问信息对应的外接设备的状态；响应于所述访问信息对应的外接设备为空闲，则所述缓存控制子电路向所述空闲的外接设备发起访问，执行所述访问信息对应的操作；其中，每个缓存控制子电路最多存储一条访问信息，每个缓存控制子电路存储的访问信息不同，不同的响应控制子电路与不同的缓存控制子电路连接。2.根据权利要求1所述的电路，其特征在于，所述至少两个缓存控制子电路基于波形中不同的电平表征缓存控制子电路的状态；所述响应控制子电路，具体用于响应于接收所述主机发送的访问信息，基于对应的至少两个缓存控制子电路对应的波形，确定所述至少两个缓存控制子电路的状态；若所述至少两个缓存控制子电路中至少一个缓存控制子电路的状态为空闲，则按照预设规则将所述访问信息发送至状态为空闲的任一缓存控制子电路；若所述至少两个缓存控制子电路的状态均为忙碌，则重新确定所述至少两个缓存控制子电路的状态，直至确定所述至少两个缓存控制子电路中至少一个缓存控制子电路的状态为空闲。3.根据权利要求1所述的电路，其特征在于，所述译码选择子电路与至少两个外接设备连接，用于接收缓存控制子电路发送的访问信息，基于所述访问信息对应的地址信息，向所述缓存控制子电路输出待访问外接设备的状态。4.根据权利要求3所述的电路，其特征在于，所述至少两个外接设备中任一外接设备基于波形中不同的电平表征外接设备的状态，所述译码选择子电路，具体用于：确认所述至少两个缓存控制子电路中任一缓存控制子电路发送的访问信息对应的至少一个外接设备；基于所述至少一个外接设备对应的波形，确定并向所述缓存控制子电路发送所述至少一个外接设备的状态。5.根据权利要求1所述的电路，其特征在于，若所述访问信息的类型为写访问，则所述至少两个缓存控制子电路中，接收并存储访问信息的缓存控制子电路用于：响应于接收所述访问信息，向所述主机发送所述访问信息对应的第一响应信息；所述第一响应信息用于表征所述访问信息对应的数据已写入相应外接设备。6.根据权利要求5所述的电路，其特征在于，所述接收并存储访问信息的缓存控制子电路还用于：基于所述响应控制子电路发送的访问信息，确认所述访问信息对应的第一外接设备；基于译码选择子电路，确认所述第一外接设备的状态；
响应于所述第一外接设备为忙碌，则重新确认所述第一外接设备的状态，直至所述第一外接设备为空闲，响应于所述第一外接设备为空闲，则访问所述第一外接设备，将所述访问信息中的数据写入所述第一外接设备对应的存储空间，并更新所述缓存控制子电路的状态；接收所述第一外接设备发送的第二响应信息，所述第二响应信息用于表征所述访问信息已写入所述第一...

【专利技术属性】
技术研发人员：李丹，
申请(专利权)人：深圳砺驰半导体科技有限公司，
类型：发明
国别省市：