占空比校准电路、方法和装置制造方法及图纸

本申请提出一种占空比校准电路、方法和装置，该占空比校准电路包括第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块。其中，通过第一延迟单元根据数模转换器模块调节后的第一电流可对差分时钟信号进行差模调节，在差模校准完成后，通过第二延迟单元根据数模转换器模块调节后的第二电流可对差分时钟信号进行共模调节，从而能够实现对差分时钟信号的差模校准和共模校准。由于数模转换器模块是根据数字控制模块传输的编码值来对第一延迟单元和第二延迟单元的电流进行调节，因此，可以通过编码值和调节后比较器输出的比较结果来进行占空比的校准，能够有效提高占空比的校准精度。能够有效提高占空比的校准精度。能够有效提高占空比的校准精度。

【技术实现步骤摘要】
占空比校准电路、方法和装置


[0001]本申请涉及电子电路
，尤其涉及一种占空比校准电路、方法和装置。

技术介绍

[0002]随着集成电路制造工艺的进步，集成电路工作的上限频率也随之增加，这就要求电路系统工作的频率范围变宽。在频率范围较宽的电路系统中，为了保证信号传输的准确性，需要时钟信号在采样时的占空比校准为50％。但是由于电路系统容易受到工艺、电压和温度(Process、Voltage、Temperature，PVT)等影响，在信号传输的过程中，时钟信号的占空比校准会发生抖动，导致时钟信号在采样时的占空比校准严重偏离50％，进而导致信号传输错误。
[0003]因此，如何对时钟信号的占空比进行精确地校准，成为了本领域技术人员亟需解决的技术问题。

技术实现思路

[0004]本申请实施例的主要目的在于提出一种占空比校准电路、方法和装置。旨在通过占空比校准电路，先后对差分时钟信号进行差模校准和共模校准，能够提高占空比的校准精度。
[0005]为实现上述目的，本申请实施例的第一方面提出一种占空比校准电路，包括：第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块；
[0006]所述第一延迟单元的第一端用于接收差分时钟信号，所述第一延迟单元的第二端与所述第二延迟单元的第一端连接，所述第二延迟单元的第二端与所述电容电阻滤波器的第一端连接，所述电容电阻滤波器的第二端与所述比较器的第一端连接，所述比较器的第二端与所述数字控制模块的第一端连接，所述数字控制模块的第二端与所述数模转换器模块的第一端连接，所述数模转换器模块的第二端分别连接所述第一延迟单元的第三端和所述第二延迟单元的第三端；
[0007]所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节；
[0008]所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；
[0009]所述电容电阻滤波器用于：
[0010]对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；
[0011]对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；
[0012]所述比较器用于：
[0013]将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占
空比为50％所对应的电压；
[0014]将所述第二电压与所述基准电压进行比较，并输出第二比较结果；
[0015]所述数字控制模块用于：
[0016]根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；
[0017]根据所述第二比较结果在第二当前编码值的基础上进行所述一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第二当前编码值；
[0018]所述数模转换器模块用于：
[0019]根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；
[0020]在差模校准完成后，根据所述第二当前编码值调节向所述第二延迟单元输入的所述第二电流，以使得所述第二延迟单元根据所述第二电流对所述差分时钟信号进行共模校准。
[0021]在本申请的一个实施例中，所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节，包括：
[0022]根据所述数模转换器模块调节后的第一电流，对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节；
[0023]通过对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，完成对所述差分时钟信号的上升沿陡峭度和下降沿陡峭度的调节。
[0024]在本申请的一个实施例中，所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节，包括：
[0025]在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节；
[0026]通过对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，完成对所述差分时钟信号的幅度的调节。
[0027]在本申请的一个实施例中，所述比较器用于将所述第一电压与基准电压进行比较，并输出第一比较结果，包括：
[0028]将所述第一电压与基准电压进行比较，所述基准电压为占空比为50％所对应的电压；
[0029]当所述第一电压大于所述基准电压，所述比较器输出的所述第一比较结果为高电平；
[0030]当所述第一电压小于所述基准电压，所述比较器输出的所述第一比较结果为低电平。
[0031]在本申请的一个实施例中，所述数字控制模块用于根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，包括：
[0032]当所述第一比较结果为高电平，在所述第一当前编码值的基础上进行一定编码量
的增加，并将进行所述一定编码量的增加后的编码值更新为所述第一当前编码值；
[0033]当所述第一比较结果为低电平，在所述第一当前编码值的基础上进行一定编码量的减少，并将进行所述一定编码量的减少后的编码值更新为所述第一当前编码值。
[0034]本申请实施例的第二方面提出一种占空比校准方法，利用本申请任一实施例所述的占空比校准电路执行，包括：
[0035]通过第一延迟单元根据数模转换器模块调节后的第一电流对差分时钟信号进行差模调节；
[0036]通过电容电阻滤波器对进行所述差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；
[0037]通过比较器将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占空比为50％所对应的电压；
[0038]通过数字控制模块根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；
[0039]通过数模转换器模块根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；
[0040]在完成差模校准之后，通过第二延迟单元根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；
[0041]通过所述电容电阻滤波器对进行所述共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种占空比校准电路，其特征在于，包括：第一延迟单元、第二延迟单元、电容电阻滤波器、比较器、数字控制模块和数模转换器模块；所述第一延迟单元的第一端用于接收差分时钟信号，所述第一延迟单元的第二端与所述第二延迟单元的第一端连接，所述第二延迟单元的第二端与所述电容电阻滤波器的第一端连接，所述电容电阻滤波器的第二端与所述比较器的第一端连接，所述比较器的第二端与所述数字控制模块的第一端连接，所述数字控制模块的第二端与所述数模转换器模块的第一端连接，所述数模转换器模块的第二端分别连接所述第一延迟单元的第三端和所述第二延迟单元的第三端；所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节；所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节；所述电容电阻滤波器用于：对进行差模调节后输出的第一差分时钟信号进行直流电压等效处理，得到第一电压；对进行共模调节后输出的第二差分时钟信号进行直流电压等效处理，得到第二电压；所述比较器用于：将所述第一电压与基准电压进行比较，并输出第一比较结果，所述基准电压为占空比为50％所对应的电压；将所述第二电压与所述基准电压进行比较，并输出第二比较结果；所述数字控制模块用于：根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第一当前编码值，所述一定编码量为上一次增加或者减少的编码量的1/2；根据所述第二比较结果在第二当前编码值的基础上进行所述一定编码量的增加或者减少，并将进行所述一定编码量的增加或者减少后的编码值更新为所述第二当前编码值；所述数模转换器模块用于：根据所述第一当前编码值调节向所述第一延迟单元输入的所述第一电流，以使得所述第一延迟单元根据所述第一电流对所述差分时钟信号进行差模校准；在差模校准完成后，根据所述第二当前编码值调节向所述第二延迟单元输入的所述第二电流，以使得所述第二延迟单元根据所述第二电流对所述差分时钟信号进行共模校准。2.根据权利要求1所述的电路，其特征在于，所述第一延迟单元用于根据所述数模转换器模块调节后的第一电流对所述差分时钟信号进行差模调节，包括：根据所述数模转换器模块调节后的第一电流，对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节；通过对所述差分时钟信号的上升沿的起始时间和下降沿的结束时间进行调节，完成对所述差分时钟信号的上升沿陡峭度和下降沿陡峭度的调节。3.根据权利要求1所述的电路，其特征在于，所述第二延迟单元用于在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信号进行共模调节，包括：在完成差模校准之后，根据所述数模转换器模块调节后的第二电流对所述差分时钟信
号的上升沿的结束时间和下降沿的起始时间进行调节；通过对所述差分时钟信号的上升沿的结束时间和下降沿的起始时间进行调节，完成对所述差分时钟信号的幅度的调节。4.根据权利要求1所述的电路，其特征在于，所述比较器用于将所述第一电压与基准电压进行比较，并输出第一比较结果，包括：将所述第一电压与基准电压进行比较，所述基准电压为占空比为50％所对应的电压；当所述第一电压大于所述基准电压，所述比较器输出的所述第一比较结果为高电平；当所述第一电压小于所述基准电压，所述比较器输出的所述第一比较结果为低电平。5.根据权利要求1所述的电路，其特征在于，所述数字控制模块用于根据所述第一比较结果在第一当前编码值的基础上进行一定编码量的增加或者减少...

【专利技术属性】
技术研发人员：袁尚琪，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：