LVDS发送器、LVDS接口及终端设备制造技术

本申请公开一种LVDS发送器、LVDS接口及终端设备，该LVDS发送器包括：LVDS电路，LVDS电路包括正向信号输入端、正向信号输出端、反向信号输入端及反向信号输出端，正向信号输入端和反向信号输入端用于接入开关控制时钟信号，正向信号输出端及反向信号输出端用于接入接收器；耦合电路，耦合电路串联设置于正向信号输入端和正向信号输出端之间；和/或，耦合电路串联设置于反向信号输入端和反向信号输出端之间。本申请提高了LVDS发送器传输信号的速率。本申请提高了LVDS发送器传输信号的速率。本申请提高了LVDS发送器传输信号的速率。

【技术实现步骤摘要】
LVDS发送器、LVDS接口及终端设备


[0001]本申请涉及电子电路
，特别涉及一种LVDS发送器、LVDS接口及终端设备。

技术介绍

[0002]LVDS(Low
‑
Voltage Differential Signaling，低电压差分信号)接口电路在时钟电路、高速数字信号系统中应用非常广泛。在信号传输的过程中，由于方波脉冲在信号反转处存在“吉布斯”现象(也叫“振铃现象”)，在传输高频信号时(GHz级)信号时，“吉布斯”现象表现的更为突出，导致系统在传输高频信号时，输出信号会产生严重的畸变，容易降低发送器传输信号的传输速率。

技术实现思路

[0003]本申请的主要目的是提出一种LVDS发送器、LVDS接口及终端设备，旨在提高LVDS发送器传输信号的速率。
[0004]为实现上述目的，本申请提出一种LVDS发送器，所述LVDS发送器包括：
[0005]LVDS电路，所述LVDS电路包括正向信号输入端、正向信号输出端、反向信号输入端及反向信号输出端，所述正向信号输入端和所述反向信号输入端用于接入开关控制时钟信号，所述正向信号输出端及所述反向信号输出端用于接入接收器；
[0006]耦合电路，所述耦合电路串联设置于所述正向信号输入端和正向信号输出端之间；和/或，所述耦合电路串联设置于所述反向信号输入端和反向信号输出端之间。
[0007]可选地，所述耦合电路的数量为两个，两个所述耦合电路中的一个串联设置于所述正向信号输入端和正向信号输出端之间，两个所述耦合电路中的另一个串联设置于所述反向信号输入端和反向信号输出端之间。
[0008]可选地，每一所述耦合电路包括一耦合器件，所述耦合器件串联设置于所述正向信号输入端和正向信号输出端之间，或者所述耦合器件串联设置于所述反向信号输入端和反向信号输出端之间。
[0009]可选地，所述耦合器件为电容。
[0010]可选地，所述LVDS电路包括第一开关管、第二开关管、第三开关管及第四开关管，所述第一开关管和所述第二开关管串联设置，所述第三开关管和所述第四开关管串联设置；所述第一开关管和所述第二开关管的公共端为所述反向信号输出端；所述第三开关管和所述第四开关管的公共端为所述正向信号输出端。
[0011]可选地，所述第一开关管、第二开关管、第三开关管及第四开关管为NMOS管。
[0012]可选地，LVDS发送器还包括第一电流源和第二电流源，所述第一电流源与所述第一开关管及所述第三开关管的输入端互连，所述第二电流源与所述第二开关管及所述第四开关管的输出端互连。
[0013]可选地，所述第一开关管、第二开关管、第三开关管及第四开关管工作于线性区。
[0014]本申请还提出一种LVDS接口，所述LVDS接口包括如上所述的LVDS发送器。
[0015]本申请还提出一种终端设备，所述终端设备包括如上所述的LVDS发送器。
[0016]本申请利用高频时钟跳变沿的快速变化特性，将输入时钟源，即开关控制时钟信号通过耦合电路耦合到LVDS发送器输出信号的同相端，一方面可以扩大输出信号的摆幅范围以便接收器很好的识别不同信号电平，另一方面引入耦合电路可以改善信号在反转处的“振铃”现象，相比不加耦合电路时本申请有利于改善了输出信号质量，减小信号畸变程度，可以提高发送器传输信号的速率。本申请将控制LVDS发送器开关的时钟信号通过耦合电路耦合到输出信号同相端，这样可以增强原有输出信号的幅值，同时不增加LVDS发送器的功耗，还可以提高传输速度，可以减少LVDS发送器额外的功耗。本申请通过对输出信号幅值的提高，可以加大LVDS接收器输入电压的比较阈值，即在原有输出信号幅值加上通过耦合电路耦合同相时钟幅值，即可达到LVDS接收器的最小比较电压阈值。
附图说明
[0017]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0018]图1为本申请LVDS发送器一实施例的功能模块示意图；
[0019]图2为本申请LVDS发送器一实施例的电路结构示意图；
[0020]图3为LVDS发送器加耦合电路与不加耦合电路仿真对比图；
[0021]图4为输入的开关控制时钟信号频率为1GHz时，耦合电路设置为100pF电容时LVDS发送器输出波形图；
[0022]图5为输入的开关控制时钟信号频率为1GHz时，不加耦合电路时LVDS发送器输出波形图；
[0023]图6为现有技术的LVDS电路结构示意图。
[0024]附图标号说明：
[0025]标号名称标号名称10LVDS电路C1、C2电容20耦合电路IN+正向信号输入端M1第一开关管IN
‑
正向信号输出端M2第二开关管OUTP正向信号输出端M3第三开关管OUTN反向信号输出端M4第四开关管
[0026]本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0027]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0028]需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后
……
)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0029]另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
[0030]本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
[0031]本申请提出一种LVDS发送器。
[0032]现有技术电路结构如图6所示，通过引入电荷泵技术(M5与M6或M7与M8实现)增加额外的四个晶体管M5、M6、M7、M8构成电荷泵，用来在时钟电平期间通过电荷泵以及电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LVDS发送器，其特征在于，所述LVDS发送器包括：LVDS电路，所述LVDS电路包括正向信号输入端、正向信号输出端、反向信号输入端及反向信号输出端，所述正向信号输入端和所述反向信号输入端用于接入开关控制时钟信号，所述正向信号输出端及所述反向信号输出端用于接入接收器；耦合电路，所述耦合电路串联设置于所述正向信号输入端和正向信号输出端之间；和/或，所述耦合电路串联设置于所述反向信号输入端和反向信号输出端之间。2.如权利要求1所述的LVDS发送器，其特征在于，所述耦合电路的数量为两个，两个所述耦合电路中的一个串联设置于所述正向信号输入端和正向信号输出端之间，两个所述耦合电路中的另一个串联设置于所述反向信号输入端和反向信号输出端之间。3.如权利要求2所述的LVDS发送器，其特征在于，每一所述耦合电路包括一耦合器件，所述耦合器件串联设置于所述正向信号输入端和正向信号输出端之间，或者所述耦合器件串联设置于所述反向信号输入端和反向信号输出端之间。4.如权利要求3所述的LVDS发送器，其特征在于，所述耦合器件为电容。5.如权利要求1
‑
4任一项所述的LVD...

【专利技术属性】
技术研发人员：何佳，
申请(专利权)人：杭州海康微影传感科技有限公司，
类型：新型
国别省市：