碳化硅功率模块制造技术

本发明专利技术公开了一种碳化硅功率模块。其中，该模块包括：第一陶瓷基板，上桥臂子单元，下桥臂子单元，正极输入功率端子，负极输入功率端子，第一输出功率端子和第二输出功率端子，其中，上桥臂子单元，下桥臂子单元，正极输入功率端子，负极输入功率端子，第一输出功率端子和第二输出功率端子置于第一陶瓷基板的上表面；正极输入端子和负极输入功率端子分别通过键合线与上桥臂子单元电连接；第一输出功率端子和第二输出功率端子分别通过键合线与下桥臂子单元电连接；上桥臂子单元和下桥臂子单元相邻置于第一陶瓷基板的中心，且上桥臂子单元和下桥臂子单元通过键合线电连接。本发明专利技术解决了碳化硅功率模块电流分配不均衡、设计复杂度高的技术问题。的技术问题。的技术问题。

【技术实现步骤摘要】
碳化硅功率模块


[0001]本专利技术涉及碳化硅芯片领域，具体而言，涉及一种碳化硅功率模块。

技术介绍

[0002]在相关技术中，碳化硅功率模块内部的芯片布局通常沿用硅基功率模块的布局方法，但该方法下碳化硅功率模块内部芯片布局不对称，会导致并联芯片的电流分配不均衡，而若采用对称布局，则功率模块的设计复杂程度增加，体积增大，功率密度降低。
[0003]因此，在相关技术中，存在碳化硅功率模块电流分配不均衡、设计复杂度高的技术问题。
[0004]针对上述的问题，目前尚未提出有效的解决方案。

技术实现思路

[0005]本专利技术实施例提供了一种碳化硅功率模块，以至少解决碳化硅功率模块电流分配不均衡、设计复杂度高的技术问题。
[0006]根据本专利技术实施例的一个方面，提供了一种碳化硅功率模块，包括：第一陶瓷基板，上桥臂子单元，下桥臂子单元，正极输入功率端子，负极输入功率端子，第一输出功率端子和第二输出功率端子，其中，上桥臂子单元，下桥臂子单元，正极输入功率端子，负极输入功率端子，第一输出功率端子和第二输出功率端子置于第一陶瓷基板的上表面；正极输入端子和负极输入功率端子分别通过键合线与上桥臂子单元电连接；第一输出功率端子和第二输出功率端子分别通过键合线与下桥臂子单元电连接；上桥臂子单元和下桥臂子单元相邻置于第一陶瓷基板的中心，且上桥臂子单元和下桥臂子单元通过键合线电连接。
[0007]可选的，上桥臂子单元包括：第一信号端子单元和第一覆铜单元，其中，第一信号端子单元包括第一驱动源极信号端子和第一栅极信号端子；第一覆铜单元包括：第一漏极覆铜，连接覆铜，第一功率源极覆铜，第一栅极覆铜和第一驱动源极覆铜；第一漏极覆铜通过键合线与正极输入端子电连接；连接覆铜通过键合线与负极输入功率端子电连接；第一栅极覆铜通过键合线与第一栅极信号端子电连接；第一驱动源极覆铜通过键合线与第一驱动源极信号端子电连接；其中，第一功率源极覆铜采用分裂结构。
[0008]可选的，上桥臂子单元还包括：第二陶瓷基板，其中，第一漏极覆铜，连接覆铜，第一功率源极覆铜，第一栅极覆铜和第一驱动源极覆铜设置于第二陶瓷基板的上表面；第二陶瓷基板的下表面具有覆铜，并设置于第一陶瓷基板的上表面。
[0009]可选的，上桥臂子单元还包括：第一并联芯片单元，其中，第一并联芯片单元包括：第一碳化硅MOSFET芯片，第二碳化硅MOSFET芯片，第三碳化硅MOSFET芯片，第一碳化硅二极管芯片，第二碳化硅二极管芯片和第三碳化硅二极管芯片；第一碳化硅MOSFET芯片的漏极，第二碳化硅MOSFET芯片的漏极，第三碳化硅MOSFET芯片的漏极，第一碳化硅二极管芯片的阴极，第二碳化硅二极管芯片的阴极和第三碳化硅二极管芯片的阴极设置于第一漏极覆铜上；第一碳化硅二极管芯片的阳极，第二碳化硅二极管芯片的阳极和第三碳化硅二极管芯
片的阳极分别通过键合线与第一功率源极覆铜电连接。
[0010]可选的，第一碳化硅MOSFET芯片的源极通过键合线与第一碳化硅二极管芯片的阳极电连接；第一碳化硅MOSFET芯片的栅极通过键合线与第一栅极覆铜电连接；第一碳化硅MOSFET芯片的驱动源极通过键合线与第一驱动源极覆铜电连接。
[0011]可选的，第二碳化硅MOSFET芯片的源极通过键合线与第二碳化硅二极管芯片的阳极电连接；第二碳化硅MOSFET芯片的栅极通过键合线与第一栅极覆铜电连接；第二碳化硅MOSFET芯片的驱动源极通过键合线与第一驱动源极覆铜电连接。
[0012]可选的，第三碳化硅MOSFET芯片的源极通过键合线与第三碳化硅二极管芯片的阳极电连接；第三碳化硅MOSFET芯片的栅极通过键合线与第一栅极覆铜电连接；第三碳化硅MOSFET芯片的驱动源极通过键合线与第一驱动源极覆铜电连接。
[0013]可选的，下桥臂子单元包括：第二信号端子单元和第二覆铜单元，其中，第二信号端子单元包括第二驱动源极信号端子和第二栅极信号端子；第二覆铜单元包括：第二漏极覆铜，第二功率源极覆铜，第二栅极覆铜和第二驱动源极覆铜；第二漏极覆铜通过键合线与第一输出功率端子电连接；第二漏极覆铜通过键合线与上桥臂子单元中的第一功率源极覆铜电连接；第二漏极覆铜通过键合线与第二输出功率端子电连接；第二功率源极覆铜通过键合线与上桥臂子单元中的连接覆铜电连接；第二栅极覆铜通过键合线与第二栅极信号端子电连接；第二驱动源极覆铜通过键合线与第二驱动源极信号端子电连接；其中，第二功率源极覆铜采用分裂结构。
[0014]可选的，下桥臂子单元还包括：第三陶瓷基板，其中，第二漏极覆铜，第二功率源极覆铜，第二栅极覆铜和第二驱动源极覆铜设置于第三陶瓷基板的上表面；第三陶瓷基板的下表面具有覆铜，并设置于第一陶瓷基板的上表面。
[0015]可选的，下桥臂子单元还包括：第二并联芯片单元，其中，第二并联芯片单元包括：第四碳化硅MOSFET芯片，第五碳化硅MOSFET芯片，第六碳化硅MOSFET芯片，第四碳化硅二极管芯片，第五碳化硅二极管芯片和第六碳化硅二极管芯片；第四碳化硅MOSFET芯片的漏极，第五碳化硅MOSFET芯片的漏极，第六碳化硅MOSFET芯片的漏极，第四碳化硅二极管芯片的阴极，第五碳化硅二极管芯片的阴极和第六碳化硅二极管芯片的阴极设置于第二漏极覆铜上；第四碳化硅二极管芯片的阳极，第五碳化硅二极管芯片的阳极和第六碳化硅二极管芯片的阳极分别通过键合线与第二功率源极覆铜电连接。
[0016]可选的，第四碳化硅MOSFET芯片的源极通过键合线与第四碳化硅二极管芯片的阳极电连接；第四碳化硅MOSFET芯片的栅极通过键合线与第二栅极覆铜电连接；第四碳化硅MOSFET芯片的驱动源极通过键合线与第二驱动源极覆铜电连接。
[0017]可选的，第五碳化硅MOSFET芯片的源极通过键合线与第五碳化硅二极管芯片的阳极电连接；第五碳化硅MOSFET芯片的栅极通过键合线与第二栅极覆铜电连接；第五碳化硅MOSFET芯片的驱动源极通过键合线与第二驱动源极覆铜电连接。
[0018]可选的，第六碳化硅MOSFET芯片的源极通过键合线与第六碳化硅二极管芯片的阳极电连接；第六碳化硅MOSFET芯片的栅极通过键合线与第二栅极覆铜电连接；第六碳化硅MOSFET芯片的驱动源极通过键合线与第二驱动源极覆铜电连接。
[0019]可选的，键合线的长度可调。
[0020]在本专利技术实施例中，采用调整并联芯片的源极侧键合线的长度和并联芯片源极侧
电流流通路径的方式，减小了寄生参数的差异，消除了并联芯片源极公共支路阻抗耦合效应的影响，实现并联芯片的均流，进而解决了碳化硅功率模块电流分配不均衡、设计复杂度高的技术问题。
附图说明
[0021]此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0022]图1是根据本专利技术实施例提供的碳化硅功率模块示意图；
[0023]图2是根据本专利技术可选实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅功率模块，其特征在于，包括：第一陶瓷基板，上桥臂子单元，下桥臂子单元，正极输入功率端子，负极输入功率端子，第一输出功率端子和第二输出功率端子，其中，所述上桥臂子单元，所述下桥臂子单元，所述正极输入功率端子，所述负极输入功率端子，所述第一输出功率端子和所述第二输出功率端子置于所述第一陶瓷基板的上表面；所述正极输入端子和所述负极输入功率端子分别通过键合线与所述上桥臂子单元电连接；所述第一输出功率端子和所述第二输出功率端子分别通过键合线与所述下桥臂子单元电连接；所述上桥臂子单元和所述下桥臂子单元相邻置于所述第一陶瓷基板的中心，且所述上桥臂子单元和所述下桥臂子单元通过键合线电连接。2.根据权利要求1所述的模块，其特征在于，所述上桥臂子单元包括：第一信号端子单元和第一覆铜单元，其中，所述第一信号端子单元包括第一驱动源极信号端子和第一栅极信号端子；所述第一覆铜单元包括：第一漏极覆铜，连接覆铜，第一功率源极覆铜，第一栅极覆铜和第一驱动源极覆铜；所述第一漏极覆铜通过键合线与所述正极输入端子电连接；所述连接覆铜通过键合线与所述负极输入功率端子电连接；所述第一栅极覆铜通过键合线与所述第一栅极信号端子电连接；所述第一驱动源极覆铜通过键合线与所述第一驱动源极信号端子电连接；其中，所述第一功率源极覆铜采用分裂结构。3.根据权利要求2所述的模块，其特征在于，所述上桥臂子单元还包括：第二陶瓷基板，其中，所述第一漏极覆铜，所述连接覆铜，所述第一功率源极覆铜，所述第一栅极覆铜和所述第一驱动源极覆铜设置于所述第二陶瓷基板的上表面；所述第二陶瓷基板的下表面具有覆铜，并设置于所述第一陶瓷基板的上表面。4.根据权利要求2所述的模块，其特征在于，所述上桥臂子单元还包括：第一并联芯片单元，其中，所述第一并联芯片单元包括：第一碳化硅MOSFET芯片，第二碳化硅MOSFET芯片，第三碳化硅MOSFET芯片，第一碳化硅二极管芯片，第二碳化硅二极管芯片和第三碳化硅二极管芯片；所述第一碳化硅MOSFET芯片的漏极，所述第二碳化硅MOSFET芯片的漏极，所述第三碳化硅MOSFET芯片的漏极，所述第一碳化硅二极管芯片的阴极，所述第二碳化硅二极管芯片的阴极和所述第三碳化硅二极管芯片的阴极设置于所述第一漏极覆铜上；所述第一碳化硅二极管芯片的阳极，所述第二碳化硅二极管芯片的阳极和所述第三碳化硅二极管芯片的阳极分别通过键合线与所述第一功率源极覆铜电连接。5.根据权利要求4所述的模块，其特征在于，所述第一碳化硅MOSFET芯片的源极通过键合线与所述第一碳化硅二极管芯片的阳极电连接；所述第一碳化硅MOSFET芯片的栅极通过键合线与所述第一栅极覆铜电连接；
所述第一碳化硅MOSFET芯片的驱动源极通过键合线与所述第一驱动源极覆铜电连接。6.根据权利要求4所述的模块，其特征在于，所述第二碳化硅MOSFET芯片的源极通过键合线与所述第二碳化硅二极管芯片的阳极电连接；所述第二碳化硅MOSFET芯片的栅极通过键合线与所述第一栅极覆铜电连接；所述第二碳化硅MOSFET芯片的驱动源极通过键合线与所述第一驱动源极覆铜电连接。7.根据权利要求4所述的模块，其特征在于，所述第三碳化硅MOSFET芯片的源极通过键合线与所述第三碳...

【专利技术属性】
技术研发人员：赵斌，宫成，蔡静，李亦非，陶诗洋，杨亚奇，
申请(专利权)人：国家电网有限公司北京鼎诚鸿安科技发展有限公司，
类型：发明
国别省市：