一种船用雷达通用信号处理系统技术方案

本实用新型专利技术公开了一种船用雷达通用信号处理系统，主要解决现有通用处理平台板卡种类繁多、结构复杂、可靠性较低的问题。其主要由信号处理板和综合底板组成。该信号处理板包括：FPGA模块、DSP模块、3个ADC芯片、2个DAC芯片、DDS芯片、调试口和VPX接口；该综合底板包括：2个槽VPX插座、供电插座及切换开关、通信插座、时序控制插座和光模块。这些模块和电路分别完成两块信处板的供电及处理切换，中频回波采集、目标识别及和差处理的功能。本实用新型专利技术增强了系统的可靠性和通用性，降低了系统的维护难度，可用于船用一次雷达系统和二次雷达系统。统。统。

【技术实现步骤摘要】
一种船用雷达通用信号处理系统


[0001]本技术属于雷达
，具体涉及一种船用雷达通用信号处理系统，可用于目标探测及定位。

技术介绍

[0002]雷达是一种传统的无线电导航设备，可以利用电磁波发现目标并测定其位置、速度和其他特性，在船舶近海定位、引导船舶进、出港，窄航道航行以及在避碰中发挥作用，此外还可以在复杂气象条件下用于引导飞机安全着陆或着舰等。根据雷达发射电波后接收目标回波方式的不同分为一次雷达和二次雷达。一次雷达接收目标发射回波，二次雷达接收目标上的应答机转发的辐射电波。船用雷达已经成为保障船舶航行安全的必备设备。
[0003]申请号为CN105974365A的专利文献公开了一种雷达信号通用处理平台，该雷达信号通用处理平台由通讯板、定时板、接口板I、接口板Ⅱ、处理板、信号源板、机箱构成，以实现信号处理和监控一体化管理，但是该通用处理平台板卡种类繁多、结构复杂，可靠性低。
[0004]随着集成电路的不断发展，现代船用雷达系统对系统的可靠性要求很高，并且希望在完成不同雷达信号处理系统功能的同时尽可能的减少板卡的种类和数量，因此，设计一种可靠性高、通用性强、集成度高、便于维修的通用信号处理系统，对于降低经济成本、提高雷达工作性能，是非常有必要的。

技术实现思路

[0005]本技术的目的在于针对上述现有技术的不足，提出一种船用雷达通用信号处理系统，以解决传统通用处理平台板卡种类繁多、结构复杂、可靠性较低的问题，提高雷达工作性能和雷达系统的集成度，完善自检功能且便于维修。
[0006]为实现上述目的，本技术的通用信号处理系统，包括信号处理板和综合底板，其特征在于：
[0007]所述综合底板，包含2槽VPX插座、供电插座及切换开关、通信插座、时序控制插座和光模块；
[0008]所述信号处理板，其设为两个，每个信号处理板上设有可锁紧、快速插拔结构，且每个信号处理板上包括FPGA模块、DSP模块、ADC芯片、DAC芯片、DDS芯片、调试口和VPX接口，该DSP模块、ADC芯片、DAC芯片和DDS芯片均与FPGA模块相连；每个可锁紧、快速插拔
[0009]这两个信号处理板分别安装在综合底板的2槽VPX插座上，通过开关切换分别为两个信号处理板供电，通过通信插座实现两个信号处理板与上位机的串口通信，通过时序控制插座实现上位机对两个信号处理板的时序控制，通过光模块实现两个信号处理板与上位机的光纤通信。
[0010]进一步，所述FPGA模块，其包括FPGA芯片及其外围DDR3存储器、配置启动Flash、SPIFlash、串口接口、LVDS和LVTTL离散接口和时钟源，该DDR3存储器设为四个，用于扩展FPGA芯片的外部存储空间；该配置启动Flash，用于将FPGA芯片程序代码固化，保证FPGA芯
片上电后正常工作，该SPIFlash，用于FPGA芯片与外部SPI设备通信。
[0011]进一步，所述DSP模块，包括DSP芯片及其外围DDR3存储器、配置启动Flash、SPI Flash、以太网接口、串口接口和时钟源；该DDR3存储器设为四个，用于扩展FPGA芯片的外部存储空间；该配置启动SPIFlash，用于将FPGA芯片程序代码固化，保证FPGA芯片上电后正常工作；该SPIFlash，用于DSP芯片与外部SPI设备通信。
[0012]进一步，所述ADC芯片设为3个，用于接收FPGA模块的命令完成回波采样；所述DAC芯片设为2个，用于接收FPGA模块的命令选择DDS、脉压、MTD后的信号直接转化为模拟信号输出；所述DDS芯片，用于接收FPGA模块的频率控制字，相位控制码，相位控制地址这些参数并生成需要的中频波形；所述调试口，用于DSP模块和FPGA模块的调试和测试；所述VPX接口，用于连接综合底板，为DSP模块和FPGA模块供电和与外部通信。
[0013]进一步，所述DSP模块中的DSP芯片，其SRIO接口与FPGA模块中FPGA芯片的MGT管口直接互连；其EMIF接口与FPGA模块中FPGA芯片的1.8VBank直接互连；其16个双向GPIO引脚与FPGA模块中FPGA芯片的管口直接互连；
[0014]进一步，所述ADC芯片中的LVDS接口，其与FPGA芯片的LVDS接口直接互连，以将AD芯片完成回波采样后输出差分LVDS信号至FPGA模块；
[0015]进一步，所述DAC芯片中的LVDS接口和SPI接口分别与FPGA芯片的LVDS接口和管口直接互连；
[0016]进一步，所述DDS芯片中的SPI接口与FPGA芯片的管口直接互连。
[0017]本技术与现有技术相比具有如下优点：
[0018]第一，本技术由于设计了信号处理板和综合底板，并将实现功能相同的两个信号处理板均安装于综合底板，通过选择实现两块信处板的供电及处理切换，并在切换工作后通过综合底板与外部上位机实现信息交互，可避免一块信号处理板损坏后雷达系统停止工作的状况，提高了通用信号处理系统的可靠性。
[0019]第二，本技术由于在信号处理板上设有采用可锁紧、快速插拔结构的VPX接口，可保证紧固性同时实现快速纹绣更换要求，便于维修。
[0020]第三，本技术由于采用基于FPGA和DSP的雷达信号处理系统，可完成中频回波采集、目标识别及和差处理，因而体积小、集成度高、通用性强，可适用于一次雷达系统和二次雷达系统。
附图说明
[0021]图1为本技术通用信号处理系统的整体结构示意图；
[0022]图2为本技术中的信号处理板结构框图；
[0023]图3为本技术中的综合底板结构框图；
[0024]图4为本技术中的FPGA模块结构框图；
[0025]图5为本技术中的DSP模块结构框图；
[0026]图6为本技术中的FPGA芯片功能模块图；
[0027]图7为本技术中的DSP芯片功能模块图。
具体实施方式
[0028]以下结合附图对本技术的实施进行详细描述。
[0029]参照图1，本实例中的船用通用信号处理系统，包括第一信号处理板1、第二信号处理板2和综合底板3，这两个信号处理板硬件设计原理和实现功能相同，均安装于综合底板3上，可通过综合底板上的开关选择实现对两个信号处理板的供电及处理切换，即通用信号处理系统正常工作时只有一块信处板正常工作，另一块信处板处于热备份不工作或仅通电状态，且可通过综合底板3实现对外信息交互。
[0030]参照图2，所述信号处理板，其尺寸不大于200mm*300mm，均包括FPGA模块、DSP模块、3个ADC芯片、2个DAC芯片、DDS芯片、调试口和VPX接口，该DSP模块、ADC芯片、DAC芯片和DDS芯片均与FPGA模块相连；该DSP模块和FPGA模块分别与调试口和VPX接口相连；DSP模块中的DSP芯片通过SRIO、EMIF和GPIO与FPGA模块的FPGA芯片实现板内互连；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种船用雷达通用信号处理系统，包括信号处理板和综合底板，其特征在于：所述综合底板，包含2槽VPX插座、供电插座及切换开关、通信插座、时序控制插座和光模块；所述信号处理板，其设为两个，每个信号处理板上设有VPX接口，且每个信号处理板包括FPGA模块、DSP模块、ADC芯片、DAC芯片、DDS芯片、调试口和VPX接口，该DSP模块、ADC芯片、DAC芯片和DDS芯片均与FPGA模块相连；该DSP模块和FPGA模块分别与调试口和VPX接口相连；这两个信号处理板分别安装在综合底板的2槽VPX插座上，通过开关切换分别为两个信号处理板供电，通过通信插座实现两个信号处理板与上位机的串口通信，通过时序控制插座实现上位机对两个信号处理板的时序控制，通过光模块实现两个信号处理板与上位机的光纤通信。2.根据权利要求1所述的系统，其特征在于，所述信号处理板中的FPGA模块，其包括FPGA芯片及其外围DDR3存储器、配置启动Flash、SPI Flash、串口接口、LVDS和LVTTL离散接口和时钟源，该DDR3存储器设为四个，用于扩展FPGA芯片的外部存储空间；该配置启动Flash，用于将FPGA芯片程序代码固化，保证FPGA芯片上电后正常工作，该SPI Flash，用于FPGA芯片与外部SPI设备通信。3.根据权利要求1所述的系统，其特征在于，信号处理板中的DSP模块，包括DS...

【专利技术属性】
技术研发人员：高琦，王登峰，王梦，翁博，黄艺，刘婧芳，刘嘉琦，何建龙，罗悦，张沂洁，
申请(专利权)人：陕西长岭电子科技有限责任公司，
类型：新型
国别省市：