基于FPGA的定点数据处理方法、装置及存储介质制造方法及图纸

本发明专利技术提供了一种基于FPGA的定点数据处理方法、装置及存储介质，旨在将基于两个通道采集到的两个实序列合并为第一复数信号，将所述第一复数信号进行定点化处理之后送入一个FFT计算模块中进行相应的傅里叶变换处理，然后确定蝶形因子的级联数目，以及采用蝶形处理方法对所述目标定点数据进行处理，得到第二复数信号，并在保留小数部分的位宽不变的情形下，对第二复数信号的位宽进行调整，最后将接收到的第二复数信号进行频域恢复处理，以恢复原先两个实序列各自所对应的频域结果，相比于常用技术，其能够充分利用FFT计算模块的计算能力、节省资源、而且能够实现在不产生数据溢出的情况下，没有额外的运算资源浪费。没有额外的运算资源浪费。没有额外的运算资源浪费。

【技术实现步骤摘要】
基于FPGA的定点数据处理方法、装置及存储介质


[0001]本专利技术涉及雷达信号处理
，特别涉及一种基于FPGA的定点数据处理方法、装置及存储介质。

技术介绍

[0002]FPGA（Field Programmable Gate Array，现场可编程门阵列）相比于PAL、GAL、CPLD等可编程器件，其具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。并且随着集成电路技术的快速发展，FPGA集成度迅速增加已进入千万门级，并且它提供了丰富的片上资源，降低了设计成本，缩短了设计周期。采用并行度更大、速度更快、灵活度更高的FPGA芯片来实现复杂数字信号处理系统的设计开发已成为必然趋势。而在FPGA中对FFT运算进行实现，不但要求运算速度快，而且要尽可能地减少资源的浪费。
[0003]民用雷达实际应用主要在毫米波领域以调频连续波方式进行目标探测，FMCW（Frequency Modulated Continuous Wave，调频连续波）雷达信号由无数帧组成，每帧由Nc个chirp信号组成，每个chirp信号里有Nr个有效数据点。在雷达信号处理过程中，每个chirp信号经过ADC（Analog
‑
to
‑
Digital Converter，模数转换）芯片采样后，得到Nr个有效数据点。这Nr个有效数据点作为Nr点实序列送进距离维FFT计算模块，为后续解算出目标的距离信息提供帮助，并为多普勒维处理产生输入信号。
[0004]在雷达接收系统中，通常会同时采集多通道数据。一方面是MIMO雷达天线布阵，获取通道间相位差用于空间谱估计；另一方面，采集多个通道数据后做累加可提高后续信号处理的信噪比。但目前多通道数据的雷达信号处理需要消耗大量的资源，从而制约着MIMO雷达的应用。因此，需要对现有技术的问题提出解决方法。

技术实现思路

[0005]为了克服现有技术的不足，本专利技术的目的在于提供一种基于FPGA的定点数据处理方法、装置及存储介质，以解决现在技术中存在的技术问题。
[0006]本专利技术的目的采用以下技术方案实现：根据本专利技术的一方面，提供一种基于FPGA的定点数据处理方法，所述方法包括：获取待处理的第一复数信号，并基于预设规则对所述第一复数信号进行定点化处理，得到定点化处理后的目标定点数据；其中，所述第一复数信号为时域信号，所述第一复数信号为基于两个通道采集到的两个实序列获得；接收所述目标定点数据，确定蝶形因子的级联数目，以及采用蝶形处理方法对所述目标定点数据进行处理，得到第二复数信号，并且在保留小数部分的位宽不变的情形下，根据所述蝶形因子的级联数目确定所述蝶形处理后的输出序列的整数部分的溢出位宽，以调整输出的所述第二复数信号的位宽；接收所述第二复数信号，并对所述第二复数信号中的有效数据点数据分别进行正位序操作和倒位序操作，从正位序操作的有效数据点数据中和从倒位序操作的有效数据点
数据中获取对应位置的一对有效数据点数据进行对应的运算处理，以恢复所述两个通道的两个实序列各自所对应的频域结果。
[0007]进一步地，所述第一复数信号包括实部和虚部，其中，所述实部来源于所述两个通道中的其中一个通道，所述虚部来源于所述两个通道中的另一个通道。
[0008]进一步地，所述获取待处理的第一复数信号，并基于预设规则对所述第一复数信号进行定点化处理方法包括：根据ADC芯片的最大量化位宽，设计所述目标定点数据的位宽，以对所述第一复数信号进行定点化处理。
[0009]进一步地，所述确定蝶形因子的级联数目的方法包括：判断单组所述第一复数信号中的有效数据点的个数是否为2的整数次幂，若是，则根据输入的有效数据点的个数是2的整数次幂中的幂的大小来确定蝶形因子的级联数目；否则，则通过补零的方式，将输入的有效数据点的个数扩展至与之最近的2的整数次幂，并使用扩展后的2的整数次幂中的幂的大小来确定蝶形因子的级联数目。
[0010]进一步地，所述方法还包括：增加1位有效数位作为IP核内部保护，以调整输出的所述第二复数信号的位宽。
[0011]进一步地，所述接收所述第二复数信号，并对所述第二复数信号中的有效数据点数据分别进行正位序操作和倒位序操作，从正位序操作的有效数据点数据中和从倒位序操作的有效数据点数据中获取对应位置的一对有效数据点数据进行对应的运算处理包括：将正位序操作的有效数据点数据和倒位序操作的有效数据点数据分别存入至第一存储单元和第二存储单元，并以并行的方式同时从所述第一存储单元和所述第二存储单元中逐个读取一对有效数据点数据进行对应的运算处理。
[0012]进一步地，在将正位序操作的有效数据点数据和倒位序操作的有效数据点数据分别存入至第一存储单元和第二存储单元时，所述方法还包括：将所述第二复数信号的实部和虚部拼接，以共同调整输出缓存数据的位宽。
[0013]进一步地，在所述频域结果输出之前，所述方法还包括：通过截断或者移位的方法将输出的与所述两个通道的两个实序列各自所对应的频域结果的位宽调整为所述目标定点数据的位宽保持一致。
[0014]根据本专利技术分又一方面，提供一种基于FPGA的定点数据处理装置，所述装置包括：定点化处理模块，用于获取待处理的第一复数信号，并基于预设规则对所述第一复数信号进行定点化处理，得到定点化处理后的目标定点数据；其中，所述第一复数信号为时域信号，所述第一复数信号为基于两个通道采集到的两个实序列获得；FFT计算模块，用于接收所述目标定点数据，确定蝶形因子的级联数目，以及采用蝶形处理方法对所述目标定点数据进行处理，得到第二复数信号，并且在保留小数部分的位宽不变的情形下，根据所述蝶形因子的级联数目确定所述蝶形处理后的输出序列的整数部分的溢出位宽，以调整输出的所述第二复数信号的位宽；频域恢复模块，用于接收所述第二复数信号，并对所述第二复数信号中的有效数据点数据分别进行正位序操作和倒位序操作，从正位序操作的有效数据点数据中和从倒位序操作的有效数据点数据中获取对应位置的一对有效数据点数据进行对应的运算处理，以恢复所述两个通道的两个实序列各自所对应的频域结果。
[0015]进一步地，所述第一复数信号包括实部和虚部，其中，所述实部来源于所述两个通道中的其中一个通道，所述虚部来源于所述两个通道中的另一个通道。
[0016]进一步地，所述定点化处理模块还用于根据ADC芯片的最大量化位宽，设计所述目标定点数据的位宽，以对所述第一复数信号进行定点化处理。
[0017]进一步地，所述FFT计算模块还用于判断单组所述第一复数信号中的有效数据点的个数是否为2的整数次幂，若是，则根据输入的有效数据点的个数是2的整数次幂中的幂的大小来确定蝶形因子的级联数目；否则，则通过补零的方式，将输入的有效数据点的个数扩展至与之最近的2的整数次幂，并使用扩展后的2的整数次幂中的幂的大小来确定蝶形因子的级联数目。
[0018]进一步地，所述频域恢复模块还用于将所述第二复数信号中的有效数据点数据分别按照正位序操作和倒位序操作的方式存入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的定点数据处理方法，其特征在于，所述方法包括：获取待处理的第一复数信号，并基于预设规则对所述第一复数信号进行定点化处理，得到定点化处理后的目标定点数据；其中，所述第一复数信号为时域信号，所述第一复数信号为基于两个通道采集到的两个实序列获得；接收所述目标定点数据，确定蝶形因子的级联数目，以及采用蝶形处理方法对所述目标定点数据进行处理，得到第二复数信号，并且在保留小数部分的位宽不变的情形下，根据所述蝶形因子的级联数目确定所述蝶形处理后的输出序列的整数部分的溢出位宽，以调整输出的所述第二复数信号的位宽；接收所述第二复数信号，并对所述第二复数信号中的有效数据点数据分别进行正位序操作和倒位序操作，从正位序操作的有效数据点数据中和从倒位序操作的有效数据点数据中获取对应位置的一对有效数据点数据进行对应的运算处理，以恢复所述两个通道的两个实序列各自所对应的频域结果。2.如权利要求1所述的基于FPGA的定点数据处理方法，其特征在于，所述第一复数信号包括实部和虚部，其中，所述实部来源于所述两个通道中的其中一个通道，所述虚部来源于所述两个通道中的另一个通道。3.如权利要求1所述的基于FPGA的定点数据处理方法，其特征在于，所述获取待处理的第一复数信号，并基于预设规则对所述第一复数信号进行定点化处理方法包括：根据ADC芯片的最大量化位宽，设计所述目标定点数据的位宽，以对所述第一复数信号进行定点化处理。4.如权利要求1所述的基于FPGA的定点数据处理方法，其特征在于，所述确定蝶形因子的级联数目的方法包括：判断单组所述第一复数信号中的有效数据点的个数是否为2的整数次幂，若是，则根据输入的有效数据点的个数是2的整数次幂中的幂的大小来确定蝶形因子的级联数目；否则，则通过补零的方式，将输入的有效数据点的个数扩展至与之最近的2的整数次幂，并使用扩展后的2的整数次幂中的幂的大小来确定蝶形因子的级联数目。5.如权利要求4所述的基于FPGA的定点数据处理方法，其特征在于，所述方法还包括：增加1位有效数位作为IP核内部保护，以调整输出的所述第二复数信号的位宽。6.如权利要求1所述的基于FPGA的定点数据处理方法，其特征在于，所述接收所述第二复数信号，并对所述第二复数信号中的有效数据点数据分别进行正位序操作和倒位序操作，从正位序操作的有效数据点数据中和从倒位序操作的有效数据点数据中获取对应位置的一对有效数据点数据进行对应的运算处理包括：将正位序操作的有效数据点数据和倒位序操作的有效数据点数据分别存入至第一存储单元和第二存储单元，并以并行的方式同时从所述第一存储单元和所述第二存储单元中逐个读取一对有效数据点数据进行对应的运算处理。7.如权利要求6所述的基于FPGA的定点数据处理方法，其特征在于，在将正位序操作的有效数据点数据和倒位序操作的有效数据点数据分别存入至第一存储单元和第二存储单元时，所述方法还包括：将所述第二复数信号的实部和虚部拼接，以共同调整输出缓存数据的位宽。8.如权利要求7所述的基于FPGA的定点...

【专利技术属性】
技术研发人员：施雪松，周振超，冯友怀，陈涛，
申请(专利权)人：南京隼眼电子科技有限公司，
类型：发明
国别省市：