一种多输出忆阻器等效电路、应用系统及控制方法技术方案

本发明专利技术公开一种多输出忆阻器等效电路、应用系统及控制方法，涉及电子线路技术领域。在多输出忆阻器等效电路中，积分输入端作为等效电路输入端；第一积分输出端与第一乘法输入端和第三乘法输入端电性连接，第二积分输出端与第二乘法输入端电性连接；第一乘法输出端与第一加法输入端电性连接，第二乘法输出端与第二加法输入端电性连接，加法输出端与第二开关输入端电性连接，第一开关输入端与第一乘法输出端电性连接，第三开关输入端与第二乘法输出端电性连接，开关输出端作为等效电路输出端。通过实施本发明专利技术实施例提供的多输出忆阻器等效电路、应用系统及控制方法，可以减少乘法器器件的使用，节约电路面积，实现忆阻形式的可选择性。择性。择性。

【技术实现步骤摘要】
一种多输出忆阻器等效电路、应用系统及控制方法


[0001]本专利技术涉及电子线路
，特别涉及一种多输出忆阻器等效电路、应用系统及控制方法。

技术介绍

[0002]忆阻器是一种具有记忆功能的非线性电阻，通过控制电流或电压来改变电阻值，被认为是除电阻、电容、电感之外的第四种基本无源电子器件。忆阻器器件具有结构简单、尺寸小、能耗低、密度高和非易失性等特点，并且因其独特的电学特性在阻变存储、人工神经网络和人工智能中有着良好的应用前景。
[0003]然而忆阻器器件的制造成本高、制造条件要求严格，具有商业价值的忆阻器成本较高、短时间内通过大量制备忆阻器实体，以满足工程应用不现实。因此，通过仿真模型来分析研究忆阻特性和潜在应用价值具有十分重要的意义，不仅降低了制备忆阻器的成本，还有助于减少复杂环境对忆阻器产生的影响。而忆阻器的等效电路实现或是难以实现高阶精度忆阻，亦或是需要动用大量元器件，不利于电路系统的小型化设计。

技术实现思路

[0004]为了降低三阶忆阻器等效电路的复杂程度，本专利技术采用的技术方案如下：
[0005]第一方面，提供一种多输出忆阻器等效电路，包括：积分模块，乘法器模块，加法器模块，开关模块；积分模块的积分输入端作为等效电路输入端；积分模块的第一积分输出端与乘法器模块的第一乘法输入端和第三乘法输入端电性连接，积分模块的第二积分输出端与乘法器模块的第二乘法输入端电性连接；乘法器模块的第一乘法输出端与加法器模块的第一加法输入端电性连接，第二乘法输出端与加法器模块的第二加法输入端电性连接，加法器模块的加法输出端与开关模块的第二开关输入端电性连接，开关模块的第一开关输入端与第一乘法输出端电性连接，开关模块的第三开关输入端与第二乘法输出端电性连接，开关模块的开关输出端作为等效电路输出端。
[0006]进一步地，积分模块包括：放大电路、积分电路；放大电路的放大电路输入端作为积分输入端，放大电路的放大电路输出端与积分电路的积分电路输入端电性连接后作为第二积分输出端，积分电路的积分电路输出端作为第一积分输出端。
[0007]进一步地，放大电路包括：第一运算放大器、第一电阻、第二电阻、第三电阻；第一运算放大器的第一运放第一输入端与第一电阻的一端电性连接，第一电阻的另一端作为放大电路输入端，第一运算放大器的第一运放第二输入端与第二电阻的一端电性连接后接地，第二电阻的另一端与第一电阻的另一端电性连接，第一运算放大器的第一运放输出端与第三电阻的一端电性连接后作为放大电路输出端，第三电阻的另一端与第一运放第一输入端电性连接。
[0008]进一步地，积分电路包括：第二运算放大器、第四电阻、第一电容；第二运算放大器的第二运放第一输入端与第四电阻的一端电性连接，第四电阻的另一端作为积分电路输入端，第二运算放大器的第二运放输出端与第一电容的一端电性连接后作为积分电路输出端，第一电容的另一端与第二运放第一输入端电性连接。
[0009]进一步地，乘法器模块包括：第一乘法器、第二乘法器；第一乘法器的第一乘法器第一输入端作为第一乘法输入端，第一乘法器的第一乘法器第二输入端作为第二乘法输入端，第一乘法器的第一乘法器输出端与第二乘法器的第二乘法器第二输入端电性连接后作为第二乘法输出端，第二乘法器的第二乘法器第一输入端作为第三乘法输入端，第二乘法器的第二乘法器输出端作为第一乘法输出端。
[0010]进一步地，加法器模块包括：第三运算放大器、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻；第三运算放大器的第三运放第一输入端与第五电阻的一端电性连接，第五电阻的另一端作为第一加法输入端，第三运放第一输入端还与第六电阻的一端电性连接，第六电阻的另一端作为第二加法输入端，第三运放第一输入端还与第七电阻的一端电性连接，第七电阻的另一端与第八电阻的一端电性连接后接地，第八电阻的另一端与第三运算放大器的第三运放第二输入端电性连接，第三运算放大器的第三运放输出端与第九电阻的一端电性连接后作为加法输出端，第九电阻的另一端与第三运放第二输入端电性连接。
[0011]进一步地，加法器模块为同相加法器。
[0012]进一步地，开关模块包括：第一开关、第二开关、第三开关；第一开关的一端作为第一开关输入端，第二开关的一端作为第二开关输入端，第三开关的一端作为第三开关输入端，第一开关的另一端与第二开关的另一端以及第三开关的另一端电性连接后作为开关输出端。
[0013]进一步地，第一开关为第一晶体管，第二开关为第二晶体管，第三开关为第三晶体管。
[0014]进一步地，等效电路为荷控忆阻器等效电路。
[0015]进一步地，等效电路的二次非线性忆阻值为：
[0016]其中，M1(q)为等效电路的二次非线性忆阻值，R1为第一电阻的阻值，R2为第二电阻的阻值，R3为第三电阻的阻值，R4为第四电阻的阻值，q为电荷量。
[0017]进一步地，等效电路的二次项为0的三次非线性忆阻值为：
[0018]其中，M2(q)为等效电路的二次项为0的三次非线性忆阻值。
[0019]进一步地，等效电路的二次项不为0的三次非线性忆阻值为：
[0020]其中，M3(q)为等效电路的二次项不为0的三次非线性忆阻值。
[0021]第二方面，提供一种多输出忆阻器应用系统，包括：上述第一方面记载的多输出忆阻器等效电路、微控制器、FPGA、辅助电路；
微控制器与FPGA电性连接，FPGA与辅助电路以及多输出忆阻器等效电路电性连接，辅助电路与多输出忆阻器等效电路电性连接。
[0022]进一步地，微控制器产生控制信号，控制信号用于控制FPGA工作。
[0023]进一步地，FPGA根据控制信号产生第一时序信号，并将第一时序信号传输至辅助电路；FPGA还根据控制信号产生第二时序信号，并将第二时序信号传输至多输出忆阻器等效电路的开关模块。
[0024]进一步地，辅助电路包括数模转换电路、电压转换电路、函数信号产生电路；数模转换电路根据第一时序信号产生第一模拟电压信号，电压转换电路根据第一模拟电压信号产生电源电压，电源电压为多输出忆阻器等效电路中的第一运算放大器、第二运算放大器、第三运算放大器、第一乘法器以及第二乘法器供电；数模转换电路根据第一时序信号还产生第二模拟电压信号，函数信号产生电路根据第二模拟电压信号产生多输出忆阻器等效电路的输入信号。
[0025]第三方面，提供一种多输出忆阻器控制方法，应用于上述第二方面记载的多输出忆阻器应用系统；其中，开关信号包括：第一开关信号、第二开关信号、第三开关信号；第一晶体管第二极作为第一开关的一端，第一晶体管第三极作为第一开关的另一端，第一晶体管第一极接收第一开关信号；第二晶体管第二极作为第二开关的一端，第二晶体管第三极作为第二开关的另一端，第二晶体管第一极接收第二开关信号；第三晶体管第二极作为第三开关的一端，第三晶体管第三极作为第三开关的另一端，第三晶体管第一极接收第三开关信号；方法包括：识别多输出忆阻器应用系统的忆阻器适用精度；响应于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多输出忆阻器等效电路，其特征在于，所述等效电路包括：积分模块，乘法器模块，加法器模块，开关模块；所述积分模块的积分输入端作为等效电路输入端；所述积分模块的第一积分输出端与所述乘法器模块的第一乘法输入端和第三乘法输入端电性连接，所述积分模块的第二积分输出端与所述乘法器模块的第二乘法输入端电性连接；所述乘法器模块的第一乘法输出端与所述加法器模块的第一加法输入端电性连接，所述第二乘法输出端与所述加法器模块的第二加法输入端电性连接，所述加法器模块的加法输出端与所述开关模块的第二开关输入端电性连接，所述开关模块的第一开关输入端与所述第一乘法输出端电性连接，所述开关模块的第三开关输入端与所述第二乘法输出端电性连接，所述开关模块的开关输出端作为所述等效电路输出端。2.根据权利要求1所述的多输出忆阻器等效电路，其特征在于，所述积分模块包括：放大电路、积分电路；所述放大电路的放大电路输入端作为所述积分输入端，所述放大电路的放大电路输出端与所述积分电路的积分电路输入端电性连接后作为所述第二积分输出端，所述积分电路的积分电路输出端作为所述第一积分输出端。3.根据权利要求2所述的多输出忆阻器等效电路，其特征在于，所述放大电路包括：第一运算放大器、第一电阻、第二电阻、第三电阻；所述第一运算放大器的第一运放第一输入端与所述第一电阻的一端电性连接，所述第一电阻的另一端作为所述放大电路输入端，所述第一运算放大器的第一运放第二输入端与所述第二电阻的一端电性连接后接地，所述第二电阻的另一端与所述第一电阻的另一端电性连接，所述第一运算放大器的第一运放输出端与所述第三电阻的一端电性连接后作为所述放大电路输出端，所述第三电阻的另一端与所述第一运放第一输入端电性连接。4.根据权利要求2所述的多输出忆阻器等效电路，其特征在于，所述积分电路包括：第二运算放大器、第四电阻、第一电容；所述第二运算放大器的第二运放第一输入端与所述第四电阻的一端电性连接，所述第四电阻的另一端作为所述积分电路输入端，所述第二运算放大器的第二运放输出端与所述第一电容的一端电性连接后作为所述积分电路输出端，所述第一电容的另一端与所述第二运放第一输入端电性连接。5.根据权利要求1所述的多输出忆阻器等效电路，其特征在于，所述乘法器模块包括：第一乘法器、第二乘法器；所述第一乘法器的第一乘法器第一输入端作为所述第一乘法输入端，所述第一乘法器的第一乘法器第二输入端作为所述第二乘法输入端，所述第一乘法器的第一乘法器输出端与所述第二乘法器的第二乘法器第二输入端电性连接后作为所述第二乘法输出端，所述第二乘法器的第二乘法器第一输入端作为所述第三乘法输入端，所述第二乘法器的第二乘法器输出端作为所述第一乘法输出端。6.根据权利要求1所述的多输出忆阻器等效电路，其特征在于，所述加法器模块包括：第三运算放大器、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻；所述第三运算放大器的第三运放第一输入端与所述第五电阻的一端电性连接，所述第五电阻的另一端作为所述第一加法输入端，所述第三运放第一输入端还与所述第六电阻的
一端电性连接，所述第六电阻的另一端作为第二加法输入端，所述第三运放第一输入端还与所述第七电阻的一端电性连接，所述第七电阻的另一端与所述第八电阻的一端电性连接后接地，所述第八电阻的另一端与所述第三运算放大器的第三运放第二输入端电性连接，所述第三运算放大器的第三运放输出端与所述第九电阻的一端电性连接后作为所述加法输出端，所述第九电阻的另一端与所述第三运放第二输入端电性连接。7.根据权利要求6所述的多输出忆阻器等效电路，其特征在于，所述加法器模块为同相加法器。8.根据权利要求1所述的多输出忆阻器等效电路，其特征在于，所述开关模块包括：第一开关、第二开关、第三开关；所述第一开关的一端作为所述第一开关输入端，所述第二开关的一端作为所述第二开关输入端，所述第三开关的一端作为所述第三开关输入端，所述第一开关的另一端与所述第二开关的另一端以及所述第三开关的另一端电性连接后作为所述开关输出端。9.根据权利要求8所述的多...

【专利技术属性】
技术研发人员：袁欣欣，李中华，苏康，王长红，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：