非极大值抑制的硬件加速方法及系统技术方案

本发明专利技术提供了一种非极大值抑制的硬件加速方法及系统，包括如下步骤：信息获取步骤：从DDR中获取信息；处理步骤：获取的信息进行排序和/或非极大值抑制操作。本发明专利技术通过采用兼容目标检测和角点检测的双模式，解决了适用范围窄的问题，增加了模块的可用性。增加了模块的可用性。增加了模块的可用性。

【技术实现步骤摘要】
非极大值抑制的硬件加速方法及系统


[0001]本专利技术涉及硬件加速的
，具体地，涉及一种非极大值抑制的硬件加速方法及系统。尤其是，优选的涉及一种兼容目标检测和角点检测的非极大值抑制的硬件加速方法。

技术介绍

[0002]提高检测准确性的算法还有最大值抑制(Maximum Suppression，MS)、平滑L1损失算法(Smooth L1 Loss，SLL)和非极大值平均抑制(Non
‑
Maximum Average Suppression，NMAS)：
[0003]最大值抑制是NMS(非极大值抑制)的相反操作，它会保留较大的值，而不是抑制较小的值。该算法常用于选择具有最高置信度的目标。MS的缺点是无法处理重叠目标，因为它只选择具有最高置信度的目标。
[0004]平滑L1损失算法是一种目标检测算法，它用于计算预测边界框和真实边界框之间的距离。与NMS和MS不同，SLL不会抑制或选择目标，而是用于优化目标检测器的损失函数。其缺点是它可能过于依赖数据集的标注，从而导致模型在未见过的数据上表现不佳。
[0005]NMAS与NMS类似，但是它会计算预测框之间的平均值，而不是仅仅选择最大值。因此，NMAS可以在处理重叠目标时更加准确，但是它的计算复杂度比NMS更高，可能会导致较慢的处理速度。
[0006]这些算法的主要缺点是它们都需要进行复杂的计算，这可能会导致处理速度变慢。此外，它们的性能也可能受到一些因素的影响，例如预测框的数量和相互之间的重叠程度。因此，需要对这些算法进行优化，以获得更好的性能。
[0007]NMS算法的优点是能够有效地减少重复检测和降低误检率，提高目标检测的准确性和效率。此外，NMS算法实现简单，易于理解和优化。
[0008]公开号为CN114693943A的中国专利技术专利文献公开了一种用于目标检测的非极大值抑制加速方法、系统和设备，涉及图像识别
，解决现有的非极大值抑制算法在候选边界框(候选框)数量较多的时候，算法耗时较多，影响算法整体收敛速度，其技术方案要点是：获取包含检测目标的目标图像，对目标图像进行特征提取，获得特征图，其中，特征图包括多个第一候选框；采用聚类算法对特征图的多个第一候选框的中心点进行聚类处理，获得多组第一候选框；采用非极大值抑制算法同时去除多组第一候选框中冗余的第一候选框，获得第二候选框；采用回归算法对第二候选框进行回归处理，获得检测目标的位置及类别信息。
[0009]公开号为CN115546009A的中国专利技术专利文献公开了一种非极大值抑制算法的优化方法、装置以及设备、存储介质。所述方法包括：基于M个第一GPU线程组中的GPU线程对全局内存中存储的N个候选框进行排序，包括：根据N和第一目标并行度确定排序轮次的数量和每个排序轮次所使用的第一GPU线程组的数量；在第i排序轮次中，所使用的各第一GPU线程组中的各GPU线程从第i
‑
1排序轮次的排序结果中选择2i个候选框进行排序；基于K个第
二GPU线程组中的GPU线程对排序后的候选框进行统计，其中，K根据N和第二目标并行度确定，根据统计结果对排序后的候选框进行分组，并根据针对每组候选框计算交并比IOU矩阵，以及根据IOU矩阵从N个候选框中确定出目标检测框。
[0010]针对上述中的相关技术，专利技术人认为其技术方案是使用cpu+gpu(中央处理器和图形处理器)的方式完成非极大值抑制，虽然速度较快，但是功耗和成本较高。且只能处理候选框的非极大值抑制。

技术实现思路

[0011]针对现有技术中的缺陷，本专利技术的目的是提供一种非极大值抑制的硬件加速方法及系统。
[0012]根据本专利技术提供的一种非极大值抑制的硬件加速方法，包括如下步骤：
[0013]信息获取步骤：从DDR中获取信息；
[0014]处理步骤：获取的信息进行排序和/或非极大值抑制操作。
[0015]优选的，在所述信息获取步骤中，获取的信息包括候选框信息或角点信息；
[0016]当候选框小于等于第一预设值或角点数量小于等于第二预设值时，从DDR中通过AXI总线取出数据；
[0017]当候选框大于第一预设值或角点数量大于第二预设值时，从DDR中把候选框以第一预设数量进行分组或者角点数量以第二预设数量进行分组，将分组数据通过AXI总线取出。
[0018]优选的，在所述处理步骤中，采用多块sram进行存放数据；一部分sram用于存放从DDR中获取的初始数据，另一部分sram用于存放排序和/或非极大值抑制操作后的数据。
[0019]优选的，在所述处理步骤中，当候选框小于等于第一预设值或角点数量小于等于第二预设值时，将取出的数据存放在一部分sram中，然后对一部分sram中的数据进行排序，将排序后的数据存回另一部分sram中。
[0020]优选的，在所述处理步骤中，从另一部分sram中读取排序后的数据，对排序后的数据进行角点检测或者目标检测的非极大值抑制操作，将非极大值抑制后的数据存回另一部分sram中，进而通过AXI总线存回DDR。
[0021]优选的，在所述处理步骤中，当候选框大于第一预设值或角点数量大于第二预设值时，将取出的分组数据通存入一部分sram中进行排序，将排序后的分组数据存回另一部分sram中；将另一部分sram中排序后的分组数据存入DDR中。
[0022]优选的，在所述处理步骤中，从DDR中通过AXI总线读取初始数据或排序后的分组数据进行非极大值抑制操作。
[0023]优选的，在所述处理步骤中，目标检测或角点检测均通过冒泡的方式排序。
[0024]根据本专利技术提供的一种非极大值抑制的硬件加速系统，包括如下模块：
[0025]信息获取模块：从DDR中获取信息；
[0026]处理模块：获取的信息进行排序和/或非极大值抑制操作。
[0027]优选的，在所述信息获取模块中，获取的信息包括候选框信息或角点信息；
[0028]当候选框小于等于第一预设值或角点数量小于等于第二预设值时，从DDR中通过AXI总线取出数据；
[0029]当候选框大于第一预设值或角点数量大于第二预设值时，从DDR中把候选框以第一预设数量进行分组或者角点数量以第二预设数量进行分组，将分组数据通过AXI总线取出。
[0030]与现有技术相比，本专利技术具有如下的有益效果：
[0031]1、本专利技术通过采用兼容目标检测和角点检测的双模式，解决了适用范围窄的问题，增加了模块的可用性；
[0032]2、本专利技术通过采用并行冒泡排序的优化结构，解决了排序耗时长的问题，提高了处理速度；
[0033]3、本专利技术通过采用可配模式，满足用户多种需求，大大提高了模块的灵活性。
附图说明
[0034]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：
[0035]图1为非极大值抑制的整体架构图(候选框小于512本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非极大值抑制的硬件加速方法，其特征在于，包括如下步骤：信息获取步骤：从DDR中获取信息；处理步骤：获取的信息进行排序和/或非极大值抑制操作。2.根据权利要求1所述的非极大值抑制的硬件加速方法，其特征在于，在所述信息获取步骤中，获取的信息包括候选框信息或角点信息；当候选框小于等于第一预设值或角点数量小于等于第二预设值时，从DDR中通过AXI总线取出数据；当候选框大于第一预设值或角点数量大于第二预设值时，从DDR中把候选框以第一预设数量进行分组或者角点数量以第二预设数量进行分组，将分组数据通过AXI总线取出。3.根据权利要求2所述的非极大值抑制的硬件加速方法，其特征在于，在所述处理步骤中，采用多块sram进行存放数据；一部分sram用于存放从DDR中获取的初始数据，另一部分sram用于存放排序和/或非极大值抑制操作后的数据。4.根据权利要求3所述的非极大值抑制的硬件加速方法，其特征在于，在所述处理步骤中，当候选框小于等于第一预设值或角点数量小于等于第二预设值时，将取出的数据存放在一部分sram中，然后对一部分sram中的数据进行排序，将排序后的数据存回另一部分sram中。5.根据权利要求4所述的非极大值抑制的硬件加速方法，其特征在于，在所述处理步骤中，从另一部分sram中读取排序后的数据，对排序后的数据进行角点检测或者目标检测的非极大值抑制操作...

【专利技术属性】
技术研发人员：汪凯旋，沈沙，马斌，欧阳东宇，
申请(专利权)人：合肥酷芯微电子有限公司，
类型：发明
国别省市：