一种芯片级联系统技术方案

本发明专利技术涉及一种芯片级联系统。芯片级联系统包括依次级联的至少两个芯片，相邻级联的两个芯片中：至少下级芯片包括上级通信管脚，至少上级芯片包括下级通信管脚；所述下级芯片的上级通信管脚与所述上级芯片的下级通信管脚耦接，所述上级芯片和所述下级芯片中的一者能够将数据信息转换为电流信号，并通过耦接的所述上级通信管脚和所述下级通信管脚发送给所述上级芯片和下级芯片中的另一者，所述上级芯片和所述下级芯片中的另一者能够根据所述电流信号获得所述数据信息。本发明专利技术的芯片级联系统，在相邻级联的两个芯片之间进行通信时，使用的管脚的数量较少，简化了电路结构，有利于降低成本，且相邻芯片之间可以相互传输信息。且相邻芯片之间可以相互传输信息。且相邻芯片之间可以相互传输信息。

【技术实现步骤摘要】
一种芯片级联系统


[0001]本专利技术涉及集成电路
，尤其涉及一种芯片级联系统。

技术介绍

[0002]通过芯片级联可以支持更多串联的电芯系统，进行电池保护。传统级联芯片中，为了传递信号，相邻两个芯片中的上级芯片的两个输出管脚分别通过两条接线与相邻两个芯片中的下级芯片的两个输入管脚对应耦接，即为了实现通信上级芯片与下级芯片之间需要通过两条接线耦接，这样需要四个管脚，导致管脚数量较多，电路结构复杂，成本较高，并且由于上级芯片的两个输出管脚只有向外输出信息的能力，因此只能实现从上级芯片向下级芯片传输信息而不能实现下级芯片向上级芯片传输信息。

技术实现思路

[0003]本专利技术的目的是为了克服上述技术问题，提供一种芯片级联系统，在相邻级联的两个芯片之间进行通信时，使用的管脚的数量较少，简化了电路结构，有利于降低成本，且相邻芯片之间可以相互传输信息。
[0004]为了实现上述目的，本专利技术提供了一种芯片级联系统，所述芯片级联系统包括依次级联的至少两个芯片，相邻级联的两个芯片中：至少下级芯片包括上级通信管脚，至少上级芯片包括下级通信管脚；所述下级芯片的上级通信管脚与所述上级芯片的下级通信管脚耦接，所述上级芯片和所述下级芯片中的一者能够将数据信息转换为电流信号，并通过耦接的所述上级通信管脚和所述下级通信管脚发送给所述上级芯片和下级芯片中的另一者，所述上级芯片和所述下级芯片中的另一者能够根据所述电流信号获得所述数据信息。
[0005]可选地，当所述上级芯片向所述下级芯片传输所述数据信息时，所述数据信息包括第一数据信息，所述电流信号包括表征所述第一数据信息的第一电流信号；或，所述下级芯片向所述上级芯片传输所述数据信息时，所述数据信息包括第二数据信息，所述电流信号包括表征所述第二数据信息的第二电流信号；每个芯片包括通信模块，其中：所述通信模块包括下级通信单元，所述上级芯片中的所述下级通信单元能够将所述第一电流信号发送给所述下级芯片和/或接收所述下级芯片发送的所述第二电流信号并根据所述第二电流信号获得所述第二数据信息；和/或，所述通信模块包括上级通信单元，所述下级芯片中的所述上级通信单元能够将所述第二电流信号发送给所述上级芯片和/或接收所述上级芯片发送的所述第一电流信号并根据所述第一电流信号获得所述第一数据信息。
[0006]可选地，每个芯片包括电压管脚，其中：所述通信模块的下级通信单元包括第一开关和下级电流源，所述第一开关的一端耦接本级芯片的下级通信管脚，所述下级电流源的一端耦接所述第一开关的另一端，所述下级电流源的另一端与所述本级芯片的电压管脚耦接，所述第一开关用于接收表征所述第一数据信息的第一高低电平信号，并根据所述第一高低电平信号进行导通和闭合，使得所述下级电流源向所述本级芯片的下级通信管脚提供所述第一电流信号；和/或，所述通信模块的上级通信单元包括第一检测电路和第一电阻，
所述第一电阻的一端与本级芯片的上级通信管脚耦接，另一端与所述本级芯片的电压管脚耦接，所述第一电阻能够通过所述本级芯片的上级通信管脚接收上一级芯片发送的所述第一电流信号，所述第一检测电路能够将所述第一电阻上由所述第一电流信号引起的电压波动转换为第一高低电平信号，所述第一高低电平信号能够表征所述第一数据信息。
[0007]可选地，所述通信模块的第一检测电路包括第一比较器，所述第一比较器的第一输入端与所述第一电阻的一端耦接，所述第一比较器的第二输入端与所述第一电阻的另一端耦接，所述第一比较器能够将其第一输入端和其第二输入端的电压差与第一偏差电压进行比较，以获得所述第一高低电平信号。
[0008]可选地，所述第一比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、偏置电阻、第一电流源、第二电流源和第一反相器；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管各自的衬底与各自的源极耦接并与供电电压端耦接，所述第一PMOS管、所述第二PMOS管的栅极耦接并与所述第一PMOS管的漏极及所述第一NMOS管的漏极耦接；所述第二PMOS管的漏极与所述第二NMOS管的漏极耦接并与所述第三PMOS管的栅极耦接；所述第一NMOS管的栅极为所述第一比较器的第一输入端，所述第二NMOS管的栅极为所述第一比较器的第二输入端，所述第一NMOS管的衬底与所述第二NMOS管的衬底耦接并与所述第一电流源和所述第二电流源各自的一端接地，所述偏置电阻的一端耦接所述第一NMOS管的源极，另一端耦接所述第二NMOS管的源极，所述第一电流源的另一端耦接所述偏置电阻的另一端；所述第三PMOS管的漏极和所述第二电流源的另一端与所述第一反相器的输入端耦接，所述第一反相器的输出端为所述第一比较器的输出端。
[0009]可选地，每个芯片包括接地管脚，其中：所述通信模块的上级通信单元包括第二开关和上级电流源，所述第二开关的一端耦接本级芯片的上级通信管脚，所述上级电流源的一端耦接所述第二开关的另一端，所述上级电流源的另一端耦接所述本级芯片的下级通信管脚，所述第二开关能够接收表征所述第二数据信息的第二高低电平信号并根据所述第二高低电平信号进行导通和闭合，使得所述上级电流源向所述本级芯片的上级通信管脚提供所述第二电流信号；和/或，所述通信模块的下级通信单元包括第二检测电路和第二电阻，所述第二电阻的一端与本级芯片的下级通信管脚耦接，另一端与所述本级芯片的接地管脚耦接，所述第二电阻能够通过所述本级芯片的下级通信管脚接收下一级芯片发送的所述第二电流信号，所述第二检测电路能够将所述第二电阻上由所述第二电流信号引起的电压波动转换为第二高低电平信号，所述第二高低电平信号能够表征所述第二数据信息。
[0010]可选地，所述通信模块的第二检测电路包括第二比较器，所述第二比较器的第一输入端与所述第二电阻的一端耦接，所述第二比较器的第二输入端与所述第二电阻的另一端耦接，所述第二比较器能够将其第一输入端和其第二输入端的电压差与第二偏差电压进行比较，以获得所述第二高低电平信号。
[0011]可选地，所述第二比较器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、偏置电阻、第一电流源、第二电流源和第一反相器；所述第一NMOS管、所述第二NMOS管、所述第三NMOS管各自的衬底与各自的源极耦接并接地，所述第一NMOS管的栅极和所述第二NMOS管的栅极耦接并与所述第二NMOS管的漏极及所述第一PMOS管的漏极耦接，所述第一NMOS管的漏极与所述第二PMOS管的漏极耦接，并与所述第三NMOS管的栅极耦接；所述第一PMOS管的栅极为所述第二比较器的第一输入端，所述第二PMOS管的栅极为所述第二
比较器的第二输入端，所述第一PMOS管的衬底与所述第二PMOS管的衬底耦接并与所述第一电流源和所述第二电流源各自的一端耦接供电电压端，所述偏置电阻的一端耦接所述第一PMOS管的源极，另一端耦接所述第二PMOS管的源极，所述第一电流源的另一端耦接所述偏置电阻的一端，所述第二电流源的另一端与所述第三NMOS管的漏极与所述第一反相器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片级联系统，其特征在于，包括依次级联的至少两个芯片，相邻级联的两个芯片中：至少下级芯片包括上级通信管脚，至少上级芯片包括下级通信管脚；所述下级芯片的上级通信管脚与所述上级芯片的下级通信管脚耦接，所述上级芯片和所述下级芯片中的一者能够将数据信息转换为电流信号，并通过耦接的所述上级通信管脚和所述下级通信管脚发送给所述上级芯片和下级芯片中的另一者，所述上级芯片和所述下级芯片中的另一者能够根据所述电流信号获得所述数据信息。2.根据权利要求1所述的芯片级联系统，其特征在于，当所述上级芯片向所述下级芯片传输所述数据信息时，所述数据信息包括第一数据信息，所述电流信号包括表征所述第一数据信息的第一电流信号；或，当所述下级芯片向所述上级芯片传输所述数据信息时，所述数据信息包括第二数据信息，所述电流信号包括表征所述第二数据信息的第二电流信号；每个芯片包括通信模块，其中：所述通信模块包括下级通信单元，所述上级芯片中的所述下级通信单元能够将所述第一电流信号发送给所述下级芯片和/或接收所述下级芯片发送的所述第二电流信号并根据所述第二电流信号获得所述第二数据信息；和/或，所述通信模块包括上级通信单元，所述下级芯片中的所述上级通信单元能够将所述第二电流信号发送给所述上级芯片和/或接收所述上级芯片发送的所述第一电流信号并根据所述第一电流信号获得所述第一数据信息。3.根据权利要求2所述的芯片级联系统，其特征在于，每个芯片包括电压管脚，其中：所述通信模块的下级通信单元包括第一开关和下级电流源，所述第一开关的一端耦接本级芯片的下级通信管脚，所述下级电流源的一端耦接所述第一开关的另一端，所述下级电流源的另一端与所述本级芯片的电压管脚耦接，所述第一开关用于接收表征所述第一数据信息的第一高低电平信号，并根据所述第一高低电平信号进行导通和闭合，使得所述下级电流源向所述本级芯片的下级通信管脚提供所述第一电流信号；和/或，所述通信模块的上级通信单元包括第一检测电路和第一电阻，所述第一电阻的一端与本级芯片的上级通信管脚耦接，另一端与所述本级芯片的电压管脚耦接，所述第一电阻能够通过所述本级芯片的上级通信管脚接收上一级芯片发送的所述第一电流信号，所述第一检测电路能够将所述第一电阻上由所述第一电流信号引起的电压波动转换为第一高低电平信号，所述第一高低电平信号能够表征所述第一数据信息。4.根据权利要求3所述的芯片级联系统，其特征在于，所述通信模块的第一检测电路包括第一比较器，所述第一比较器的第一输入端与所述第一电阻的一端耦接，所述第一比较器的第二输入端与所述第一电阻的另一端耦接，所述第一比较器能够将其第一输入端和其第二输入端的电压差与第一偏差电压进行比较，以获得所述第一高低电平信号。5.根据权利要求4所述的芯片级联系统，其特征在于，所述第一比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、偏置电阻、第一电流源、第二电流源和第一反相器；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管各自的衬底与各自的源极耦接并与供电电压端耦接，所述第一PMOS管、所述第二PMOS管的栅极耦接并与所述第一PMOS管的漏极及所述第一NMOS管的漏极耦接；所述第二PMOS管的漏极与所述第二NMOS管的漏极耦接
并与所述第三PMOS管的栅极耦接；所述第一NMOS管的栅极为所述第一比较器的第一输入端，所述第二NMOS管的栅极为所述第一比较器的第二输入端，所述第一NMOS管的衬底与所述第二NMOS管的衬底耦接并与所述第一电流源和所述第二电流源各自的一端接地，所述偏置电阻的一端耦接所述第一NMOS管的源极，另一端耦接所述第二NMOS管的源极，所述第一电流源的另一端耦接所述偏置电阻的另一端；所述第三PMOS管的漏极和所述第二电流源的另一端与所述第一反相器的输入端耦接，所述第一反相器的输出端为所述第一比较器的输出端。6.根据权利要求2所述的芯片级联系统，其特征在于，每个芯片包括接地管脚，其中：所述通信模块的上级通信单元包括第二开关和上级电流源，所述第二开关的一端耦接本级芯片的上级通信管脚，所述上级电流源的一端耦接所述第二开关的另一端，所述上级电流源的另一端耦接所述本级芯片的下级通信管脚，所述第二开关能够接收表征所述第二数据信息的第二高低电平信号并根据所述第二高低电平信号进行导通和闭合，使得所述上级电流源向所述本级芯片的上级通信管脚提供所述第二电流信号；和/或，所述通信模块的下级通信单元包括第二检测电路和第二电阻，所述第二电阻的一端与本级芯片的下级通信管脚耦接，另一端与所述本级芯片的接地管脚耦接，所述第二电阻能够通过所述本级芯片的下级通信管脚接收下一级芯片发送的所述第二电流信号，所述第二检测电路能够将所述第二电阻上由所述第二电流信号引起的电压波动转换为第二高低电平信号，所述第二高低电平信号能够表征所述第二数据信息。7.根据权利要求6所述的芯片级联系统，其特征在于，所述通信模块的第二检测电路包括第二比较器，所述第二比较器的第一输入端与所述第二电阻的一端耦接，所述第二比较器的第二输入端与所述第二电阻的另一端耦接，所述第二比较器能够将其第一输入端和其第二输入端的电压差与第二偏差电压进行比较，以获得所述第二高低电平...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：南京中感微电子有限公司，
类型：发明
国别省市：