阵列基板及其制造方法、液晶面板技术

本申请公开了一种阵列基板及其制造方法、液晶面板，属于显示技术领域。列基板包括：衬底，以及位于衬底上的多个层叠设置的图案化的膜层结构。由于图案化的膜层结构中位于第一拼接显示区内的部分是基于掩膜板的第一掩膜和第二掩膜形成的，且基于这个掩膜板中的第一掩膜还能够形成图案化的膜层结构中位于正常显示区内的部分，基于这个掩膜板中的第二掩膜还能够形成图案化的膜层结构中位于非显示区内的部分。因此，在形成这个阵列中的图案化的膜层结构的过程中，无需使用额外的掩膜板单独对第一拼接显示区内的光刻胶进行曝光，有效的减少了曝光次数，进而简化了后续基于这个阵列基板所制备出的大尺寸的显示面板的制造工艺。板所制备出的大尺寸的显示面板的制造工艺。板所制备出的大尺寸的显示面板的制造工艺。

【技术实现步骤摘要】
阵列基板及其制造方法、液晶面板


[0001]本申请涉及显示
，特别涉及一种阵列基板及其制造方法、液晶面板。

技术介绍

[0002]为了满足人们对大尺寸画面的观看需求，需要在显示装置中装配大尺寸的显示面板。
[0003]目前，在制备大尺寸的显示面板时，显示面板中的图案化的膜层结构往往需要借助拼接曝光工艺形成。例如，在需要制作大尺寸的显示面板中的一个图案化的膜层结构时，首先，需要在基板上形成整层设置的膜层结构并涂覆光刻胶；之后，采用同一个掩膜板对光刻胶中的不同的分区分别进行一次曝光；然后，对曝光后的光刻胶进行显影，并刻蚀基板上形成的整层设置的膜层结构；最后，将基板上的光刻胶进行剥离，即可在基板上形成图案化的膜层结构。
[0004]然而，目前在对基板上的光刻胶薄膜进行曝光时，需要在两个分区之间的拼接区内设置挡板，且在对不同分区均进行曝光后，单独再对拼接区进行曝光，如此，在制作大尺寸的显示面板中的图案化的膜层结构时，需要进行多次曝光，导致大尺寸的显示面板的制造工艺较为复杂。

技术实现思路

[0005]本申请实施例提供了一种阵列基板及其制造方法、液晶面板。可以解决现有技术的大尺寸的显示面板的制造工艺较为复杂的问题，所述技术方案如下：
[0006]一方面，提供了一种阵列基板，所述阵列基板具有显示区，以及位于所述显示区外围的非显示区；所述阵列基板包括：
[0007]衬底，以及位于所述衬底上的多个层叠设置的图案化的膜层结构；
[0008]其中，多个所述图案化的膜层结构用于组成多个子像素，所述多个子像素包括：位于所述显示区内的多个第一子像素，以及位于所述非显示区内的多个虚拟子像素；
[0009]所述虚拟子像素中的像素电极在所述衬底上的正投影的面积，大于所述第一子像素中的像素电极在所述衬底上的正投影的面积。
[0010]可选的，所述显示区包括：阵列排布的多个正常显示区，以及位于相邻的两个所述正常显示区之间的第一拼接显示区；所述正常显示区内分布有多个所述第一子像素，所述多个子像素还包括：位于所述第一拼接显示区内的多个第二子像素；
[0011]其中，所述第二子像素中的像素电极在所述衬底上的正投影的面积，小于或等于所述第一子像素中的像素电极在所述衬底上的正投影的面积。
[0012]可选的，所述多个子像素还包括：多个第三子像素，所述第三子像素中的一部分位于所述正常显示区内，另一部分位于所述第一拼接显示区内；
[0013]在平行于所述第一拼接显示区的长度方向上，所述第三子像素中位于所述第一拼接显示区内的部分的宽度，小于或等于所述第三子像素中位于所述正常显示区内的部分的
宽度。
[0014]可选的，所述显示区还包括：位于沿行方向排布的两个第一拼接显示区和沿列方向排布的两个第一拼接显示区之间的第二拼接显示区，所述多个子像素还包括：位于所述第二拼接显示区内的第四子像素；
[0015]其中，所述第四子像素中的像素电极在所述衬底上的正投影的面积，小于或等于所述第二子像素中的像素电极在所述衬底上的正投影的面积。
[0016]可选的，所述正常显示区具有多个对位区域；
[0017]多个所述图案化的膜层结构中最靠近所述衬底的膜层结构为第一导电层，所述第一导电层包括：位于所述对位区域内的多个第一对位结构；
[0018]多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构均包括：位于所述对位区域内的一个第二对位结构，各个所述膜层结构中的第二对位结构在所述衬底上的正投影各不重合；
[0019]同一个所述对位区域内的多个第一对位结构与多个第二对位结构一一对应，所述第一对位结构在所述衬底上的正投影与对应的第二对位结构在所述衬底上的正投影之间的位置关系满足预设位置关系。
[0020]可选的，各个所第一对位结构在所述衬底上的正投影位于不同的第一子像素在所述衬底上的正投影内，且所述第一对位结构与对应的第二对位结构在所述衬底上的正投影位于同一个第一子像素在所述衬底上的正投影内。
[0021]可选的，所述第一对位结构包括：至少一个第一条形结构和至少一个第二条形结构，所述第一条形结构的长度方向与所述第二条形结构的长度方向相交；
[0022]与所述第一对位结构对应的第二对位结构包括：至少一个第三条形结构和至少一个第四条形结构；
[0023]其中，所述第三条形结构的长度方向平行于所述第一条形结构的长度方向，且所述第三条形结构在所述衬底上的正投影，与所述第一条形结构在所述衬底上的正投影之间的距离在第一预设值范围内；
[0024]所述第四条形结构的长度方向平行于所述第二条形结构的长度方向，且所述第四条形结构在所述衬底上的正投影，与所述第二条形结构在所述衬底上的正投影之间的距离在第二预设范围内。
[0025]可选的，所述第一条形结构和所述第二条形结构的个数均为一个，所述第二对位结构中的第三条形结构和第四条形结构的个数均为两个；
[0026]所述第一条形结构位于两个所述第三条形结构之间，且两个所述第三条形结构在所述衬底上的正投影，与所述第一条形结构在所述衬底上的正投影之间的距离之差小于第一预设阈值；
[0027]所述第二条形结构位于两个所述第四条形结构之间，且两个所述第四条形结构在所述衬底上的正投影，与所述第二条形结构在所述衬底上的正投影之间的距离之差小于第二预设阈值。
[0028]可选的，所述第一对位结构为电极块，所述第一条形结构和所述第二条形结构均为位于所述电极块内的条形凹槽，所述第二对位结构在所述衬底上的正投影位于对应的第一对位结构在所述衬底上的正投影内。
[0029]可选的，多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构分别为：有源层图案、第二导电层、平坦层和像素电极层，所述有源层图案、所述第二导电层、所述平坦层和所述像素界定层依次沿垂直且远离所述衬底的方向层叠设置；
[0030]所述阵列基板还包括：位于所述有源层图案和所述第一导电层之间的整层设置的栅极绝缘层；
[0031]所述有源层图案、所述第二导电层和像素电极层中的第三条形结构和第四条形结构均为条形凸起；所述平坦层中的第三条形结构和第四条形结构均为条形凹槽。
[0032]可选的，所述第一导电层还包括：所述子像素中的薄膜晶体管的栅极，以及与所述栅极电连接的栅线；
[0033]所述有源层图案还包括：所述子像素中的薄膜晶体管的有源层；
[0034]所述第二导电层还包括：所述子像素中的薄膜晶体的第一极和第二极，以及与所述第一极电连接的数据线；
[0035]所述平坦层还具有连接过孔；
[0036]所述像素电极层还包括：所述子像素中的像素电极，所述像素电极通过所述连接过孔与所述第二极电连接。
[0037]可选的，在所述衬底上正投影与所述像素电极层中的第二对位结构交叠的第一子像素内未设置像素电极；
[0038]或者，在所述衬底上正投影与所述像素电极层中的第二对位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板具有显示区，以及位于所述显示区外围的非显示区；所述阵列基板包括：衬底，以及位于所述衬底上的多个层叠设置的图案化的膜层结构；其中，多个所述图案化的膜层结构用于组成多个子像素，所述多个子像素包括：位于所述显示区内的多个第一子像素，以及位于所述非显示区内的多个虚拟子像素；所述虚拟子像素中的像素电极在所述衬底上的正投影的面积，大于所述第一子像素中的像素电极在所述衬底上的正投影的面积。2.根据权利要求1所述的阵列基板，其特征在于，所述显示区包括：阵列排布的多个正常显示区，以及位于相邻的两个所述正常显示区之间的第一拼接显示区；所述正常显示区内分布有多个所述第一子像素，所述多个子像素还包括：位于所述第一拼接显示区内的多个第二子像素；其中，所述第二子像素中的像素电极在所述衬底上的正投影的面积，小于或等于所述第一子像素中的像素电极在所述衬底上的正投影的面积。3.根据权利要求2所述的阵列基板，其特征在于，所述多个子像素还包括：多个第三子像素，所述第三子像素中的一部分位于所述正常显示区内，另一部分位于所述第一拼接显示区内；在平行于所述第一拼接显示区的长度方向上，所述第三子像素中位于所述第一拼接显示区内的部分的宽度，小于或等于所述第三子像素中位于所述正常显示区内的部分的宽度。4.根据权利要求2所述的阵列基板，其特征在于，所述显示区还包括：位于沿行方向排布的两个第一拼接显示区和沿列方向排布的两个第一拼接显示区之间的第二拼接显示区，所述多个子像素还包括：位于所述第二拼接显示区内的第四子像素；其中，所述第四子像素中的像素电极在所述衬底上的正投影的面积，小于或等于所述第二子像素中的像素电极在所述衬底上的正投影的面积。5.根据权利要求1至4任一所述的阵列基板，其特征在于，所述正常显示区具有多个对位区域；多个所述图案化的膜层结构中最靠近所述衬底的膜层结构为第一导电层，所述第一导电层包括：位于所述对位区域内的多个第一对位结构；多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构均包括：位于所述对位区域内的一个第二对位结构，各个所述膜层结构中的第二对位结构在所述衬底上的正投影各不重合；同一个所述对位区域内的多个第一对位结构与多个第二对位结构一一对应，所述第一对位结构在所述衬底上的正投影与对应的第二对位结构在所述衬底上的正投影之间的位置关系满足预设位置关系。6.根据权利要求5所述的阵列基板，其特征在于，各个所第一对位结构在所述衬底上的正投影位于不同的第一子像素在所述衬底上的正投影内，且所述第一对位结构与对应的第二对位结构在所述衬底上的正投影位于同一个第一子像素在所述衬底上的正投影内。7.根据权利要求6所述的阵列基板，其特征在于，所述第一对位结构包括：至少一个第一条形结构和至少一个第二条形结构，所述第一条形结构的长度方向与所述第二条形结构
的长度方向相交；与所述第一对位结构对应的第二对位结构包括：至少一个第三条形结构和至少一个第四条形结构；其中，所述第三条形结构的长度方向平行于所述第一条形结构的长度方向，且所述第三条形结构在所述衬底上的正投影，与所述第一条形结构在所述衬底上的正投影之间的距离在第一预设值范围内；所述第四条形结构的长度方向平行于所述第二条形结构的长度方向，且所述第四条形结构在所述衬底上的正投影，与所述第二条形结构在所述衬底上的正投影之间的距离在第二预设范围内。8.根据权利要求7所述的阵列基板，其特征在于，所述第一条形结构和所述第二条形结构的个数均为一个，所述第二对位结构中的第三条形结构和第四条形结构的个数均为两个；所述第一条形结构位于两个所述第三条形结构之间，且两个所述第三条形结构在所述衬底上的正投影，与所述第一条形结构在所述衬底上的正投影之间的距离之差小于第一预设阈值；所述第二条形结构位于两个所述第四条形结构之间，且两个所述第四条形结构在所述衬底上的正投影，与所述第二条形结构在所述衬底上的正投影之间的距离之差小于第二预设阈值。9.根据权利要求8所述的阵列基板，其特征在于，所述第一对位结构为电极块，所述第一条形结构和所述第二条形结构均为位于所述电极块内的条形凹槽，所述第二对位结构在所述衬底上的正投影位于对应的第一对位结构在所述衬底上的正投影内。10.根据权利要求9所述的阵列基板，其特征在于，多个所述图案化的膜层结构中除所述第一导电层之外的膜层结构分别为：有源层图案、第二导电层、平坦层...

【专利技术属性】
技术研发人员：葛杨，赵宇，张勇，王建，王先，马建威，石磊，关星星，安亚帅，韩天洋，王修亮，
申请(专利权)人：北京京东方光电科技有限公司山东蓝贝思特教装集团股份有限公司，
类型：发明
国别省市：