一种集成多芯片的智能卡及其控制方法技术

本发明专利技术提出了一种集成多芯片的智能卡及其控制方法，智能卡包括主芯片和多个从芯片，主芯片通过主IO接口与外部读卡器的7816接口连接，使得主芯片能够从外部读卡器获取到控制指令；每个从芯片的IO接口分别独立连接于主芯片的不同GPIO接口，每个GPIO接口可以通过模拟7186时序实现7186接口的模拟，在需要从芯片执行控制指令时，主芯片能够基于模拟的7186时序将控制指令发送给指定的从芯片，并通过主芯片将应答信息反馈至外部读卡器，实现了主从芯片之间的信息通信和独立运行。根据本实施例的技术方案，能够在智能卡中集成多个芯片，实现一卡多号、一卡多运营商或者一卡多SE，每个芯片独立运行且互不影响，提高智能卡的使用灵活性。性。性。

【技术实现步骤摘要】
一种集成多芯片的智能卡及其控制方法


[0001]本专利技术涉及智能卡
，特别涉及一种集成多芯片的智能卡及其控制方法。

技术介绍

[0002]目前，智能卡中每颗物理芯片可以对应一个号码或者一个运营商，为了实现一卡多号或者一卡多运营商，需要将多个智能卡芯片合封到一张智能卡中。相关技术已经能够在智能卡中集成1颗或者2颗智能卡芯片，当集成的智能卡芯片数量达到3颗或者以上，就需要采用多个7816主接口进行连接通信，但是目前市面上并没有带多个7816主接口的芯片，无法实现多芯片的集成。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出一种集成多芯片的智能卡及其控制方法，能够在智能卡中集成多颗独立运行的芯片。
[0004]第一方面，本专利技术实施例提供了一种集成多芯片的智能卡，包括：
[0005]主芯片，所述主芯片包括主IO接口和多个GPIO接口，所述主IO接口用于连接外部读卡器的7816接口；
[0006]多个从芯片，所述从芯片包括从IO接口，所述从IO接口连接于所述GPIO接口，每个所述从IO接口所连接的所述GPIO接口不同，所述主芯片通过所述GPIO接口模拟7186时序与所述从芯片进行通信。
[0007]根据本专利技术的一些实施例，所述主芯片和所述从芯片还包括SWP接口，所述主芯片和所述从芯片的SWP接口均连接于所述外部读卡器的SWP接口，其中，当所述主芯片的SWP功能被激活，所述从芯片的SWP接口的引脚状态为悬空，或者，当所述从芯片的SWP功能被激活，所述主芯片和未被激活SWP功能的所述从芯片的SWP接口的引脚状态为悬空，SWP功能处于激活状态的所述从芯片的数量为1。
[0008]根据本专利技术的一些实施例，所述主芯片和所述从芯片复用RST引脚、VCC引脚、CLK引脚和GND引脚，所述主芯片和所述从芯片响应于输入到所述RST引脚的复位时序进行复位，所述主芯片和所述从芯片通过所述VCC引脚从所述外部读卡器获取工作电源，所述主芯片和所述从芯片通过所述CLK引脚从所述外部读卡器获取工作时钟。
[0009]第二方面，本专利技术实施例提供了一种集成多芯片的智能卡的控制方法，应用于如第一方面所述的集成多芯片的智能卡，所述控制方法包括：
[0010]所述主芯片获取所述外部读卡器发送的控制指令；
[0011]通过应答芯片响应所述控制指令并生成应答信息，其中，所述应答芯片为所述主芯片或者多个所述从芯片中的目标从芯片，当所述应答芯片为所述目标从芯片，所述主芯片基于所述GPIO接口模拟的7186时序将所述控制指令发送至所述目标从芯片；
[0012]所述主芯片将所述应答信息发送至所述外部读卡器，其中，当所述应答芯片为所述目标从芯片，所述应答信息由所述目标从芯片发送至所述主芯片。
[0013]根据本专利技术的一些实施例，所述主芯片中预设有所述主芯片和各个所述从芯片的芯片标识，在所述主芯片获取所述外部读卡器发送的控制指令之前，所述方法还包括：
[0014]通过所述主芯片获取芯片选择指令，所述芯片选择指令携带有选择标识；
[0015]所述主芯片根据所述选择标识和所述芯片标识确定所述应答芯片。
[0016]根据本专利技术的一些实施例，在所述主芯片获取所述外部读卡器发送的控制指令之前，所述方法还包括：
[0017]当所述主芯片获取到新的芯片选择指令，根据所述新的芯片选择指令中携带的新的选择标识重新确定新的应答芯片；
[0018]或者，当所述主芯片获取到选择复位指令，将所述主芯片确定为所述应答芯片。
[0019]根据本专利技术的一些实施例，所述主芯片和所述从芯片还包括SWP接口，所述主芯片和所述从芯片的SWP接口均连接于所述外部读卡器的SWP接口，所述集成多芯片的智能卡的控制方法还包括：
[0020]当所述主芯片的SWP功能被激活，将所述从芯片的SWP接口的引脚状态配置为悬空；
[0021]或者，当所述从芯片的SWP功能被激活，将所述主芯片和未被激活SWP功能的所述从芯片的SWP接口的引脚状态配置为悬空，其中，SWP功能处于激活状态的所述从芯片的数量为1。
[0022]根据本专利技术的一些实施例，所述主芯片和所述从芯片复用RST引脚、VCC引脚、CLK引脚和GND引脚，所述主芯片和所述从芯片通过所述VCC引脚从所述外部读卡器获取工作电源，所述主芯片和所述从芯片通过所述CLK引脚从所述外部读卡器获取工作时钟，所述主芯片和所述从芯片响应于输入到所述RST引脚的复位时序进行复位。
[0023]第三方面，本专利技术实施例提供了一种电子设备，包括有如上述第一方面所述的集成多芯片的智能卡。
[0024]第四方面，本专利技术实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上述第二方面所述的集成多芯片的智能卡的控制方法。
[0025]根据本专利技术实施例的集成多芯片的智能卡，至少具有如下有益效果：智能卡包括主芯片和多个从芯片，主芯片通过主IO接口与外部读卡器的7816接口连接，使得主芯片能够从外部读卡器获取到控制指令；每个从芯片的IO接口分别独立连接于主芯片的不同GPIO接口，每个GPIO接口可以通过模拟7186时序实现7186接口的模拟，在需要从芯片执行控制指令时，主芯片能够基于模拟的7186时序将控制指令发送给指定的从芯片，并通过主芯片将应答信息反馈至外部读卡器，实现了主从芯片之间的信息通信和独立运行。根据本实施例的技术方案，能够在智能卡中集成多个芯片，实现一卡多号、一卡多运营商或者一卡多SE，每个芯片独立运行且互不影响，提高智能卡的使用灵活性。
附图说明
[0026]图1是本专利技术一个实施例提供的集成多芯片的智能卡的结构示意图；
[0027]图2是本专利技术另一个实施例提供的集成多芯片的智能卡的控制方法的流程图；
[0028]图3是本专利技术另一个实施例提供的时序示例图；
[0029]图4是本专利技术另一个实施例提供的确定应答芯片的流程图；
[0030]图5是本专利技术另一个实施例提供的更换应答芯片的流程图；
[0031]图6是本专利技术另一个实施例提供的激活SWP功能的流程图；
[0032]图7是本专利技术另一个实施例提供的电子设备的装置示意图。
具体实施方式
[0033]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0034]在本专利技术的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0035]在本专利技术的描述中，若本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成多芯片的智能卡，其特征在于，包括：主芯片，所述主芯片包括主IO接口和多个GPIO接口，所述主IO接口用于连接外部读卡器的7816接口；多个从芯片，所述从芯片包括从IO接口，所述从IO接口连接于所述GPIO接口，每个所述从IO接口所连接的所述GPIO接口不同，所述主芯片通过所述GPIO接口模拟7186时序与所述从芯片进行通信。2.根据权利要求1所述的集成多芯片的智能卡，其特征在于，所述主芯片和所述从芯片还包括SWP接口，所述主芯片和所述从芯片的SWP接口均连接于所述外部读卡器的SWP接口，其中，当所述主芯片的SWP功能被激活，所述从芯片的SWP接口的引脚状态为悬空，或者，当所述从芯片的SWP功能被激活，所述主芯片和未被激活SWP功能的所述从芯片的SWP接口的引脚状态为悬空，SWP功能处于激活状态的所述从芯片的数量为1。3.根据权利要求1所述的集成多芯片的智能卡，其特征在于，所述主芯片和所述从芯片复用RST引脚、VCC引脚、CLK引脚和GND引脚，所述主芯片和所述从芯片响应于输入到所述RST引脚的复位时序进行复位，所述主芯片和所述从芯片通过所述VCC引脚从所述外部读卡器获取工作电源，所述主芯片和所述从芯片通过所述CLK引脚从所述外部读卡器获取工作时钟。4.一种集成多芯片的智能卡的控制方法，其特征在于，应用于集成多芯片的智能卡，所述集成多芯片的智能卡包括主芯片和多个从芯片，所述主芯片包括主IO接口和多个GPIO接口，所述主IO接口用于连接外部读卡器的7816接口，所述从芯片包括从IO接口，所述从IO接口连接于所述GPIO接口，每个所述从IO接口所连接的所述GPIO接口不同，所述主芯片通过所述GPIO接口模拟7186时序与所述从芯片进行通信，所述控制方法包括：所述主芯片获取所述外部读卡器发送的控制指令；通过应答芯片响应所述控制指令并生成应答信息，其中，所述应答芯片为所述主芯片或者多个所述从芯片中的目标从芯片，当所述应答芯片为所述目标从芯片，所述主芯片基于所述GPIO接口模拟的7186时序将所述控制指令发送至所述目标从芯片；所述主芯片将所述应答信息发送至所述外部读卡器，...

【专利技术属性】
技术研发人员：林善文，楼水勇，黄小鹏，沈志成，
申请(专利权)人：东信和平科技股份有限公司，
类型：发明
国别省市：