固态成像装置和电子设备制造方法及图纸

本发明专利技术提高了光电转换效率。根据本发明专利技术的一个实施方式的固态成像装置设置有：第一基板(410)，设置有通过执行入射光的光电转换产生电荷的光电转换部；第二基板(420)，接合至第一基板，同时设置有基于在光电转换部产生的电荷产生电压信号的像素电路的至少一部分；以及第一金属配线(M1)，被布置在第一基板的相反侧，第二基板介于其间。像素电路包括：电荷存储部(FD)，蓄积在光电转换部产生的电荷；放大器晶体管(33)，将蓄积在电荷存储部中的电荷转换为具有与电荷的量对应的电压值的电压；复位晶体管(32)，对蓄积在电荷存储部中的电荷进行放电；第一贯通电极(112a至112d)，从所述第一金属配线穿透第二基板并且连接至电荷存储部；以及第一配线(133)，将第一贯通电极和放大器晶体管的栅极电极彼此连接。体管的栅极电极彼此连接。体管的栅极电极彼此连接。

【技术实现步骤摘要】
【国外来华专利技术】固态成像装置和电子设备


[0001]本公开涉及固态成像装置和电子设备。

技术介绍

[0002]在图像传感器领域中，为了增加在光电转换单元中能够蓄积的电荷的量，最近已经提出了一种所谓的3D顺序技术，其中，光电转换单元和用于读出在光电转换单元中蓄积的电荷的像素电路的至少一部分被设置在单独的基板上，并且这些基板被接合以形成一个芯片。
[0003]引证列表
[0004]专利文献
[0005]专利文献1：JP 2018
‑
174209 A

技术实现思路

[0006]技术问题
[0007]然而，在3D顺序结构中，在第一层的基板和第二层的基板之间未设置配线，而是仅设置贯通触点。贯通触点将布置在第一层的基板上的元件与布置在第二层的基板上的元件连接。因此，3D顺序结构的配线密度(配线面积与单元尺寸的比率)与其中像素电路、光电转换单元和传送晶体管设置在单个基板上的结构(在下文中，也称为平坦结构)的配线密度相差很小。因此，传统的3D顺序结构具有由配线密度的减小引起的寄生电容的小范围的减小，并且器件特性可能劣化。
[0008]因此，本公开提出了能够抑制器件特性劣化的固态成像装置和电子设备。
[0009]问题的解决方案
[0010]为了解决上述问题，根据本公开的实施方式的固态成像装置包括：第一基板，包括通过光电转换入射光产生电荷的光电转换单元；第二基板，接合至所述第一基板并且包括像素电路的至少一部分，所述像素电路基于在所述光电转换单元产生的电荷产生电压信号；以及第一金属配线，布置在与第一基板相对的一侧，第二基板夹在第一基板与第一金属配线之间，其中所述像素电路包括：电荷蓄积单元，蓄积在所述光电转换单元产生的电荷；放大晶体管，将蓄积在所述电荷蓄积单元中的电荷转换成电压值根据所述电荷的电荷量的电压；复位晶体管，其释放在所述电荷蓄积单元中蓄积的电荷；第一贯通电极，从第一金属配线贯通第二基板以连接至电荷蓄积单元；以及第一配线，将所述放大晶体管的栅极电极与所述第一贯通电极连接。
[0011]而且，根据本公开的实施方式的固态成像装置包括：光电转换单元，通过光电转换入射光来产生电荷；以及像素电路，基于在所述光电转换单元产生的电荷产生电压信号，其中所述光电转换单元设置在第一基板上，所述像素电路的至少一部分设置在与所述第一基板接合的第二基板上，所述像素电路包括：电荷蓄积单元，蓄积在所述光电转换单元产生的电荷；放大晶体管，将蓄积在所述电荷蓄积单元中的电荷转换成电压值根据所述电荷的电
荷量的电压；以及复位晶体管，所述复位晶体管释放在所述电荷蓄积单元中蓄积的电荷，所述放大晶体管被布置在所述第二基板上，并且所述第二基板进一步包括：第二金属配线，所述第二金属配线被布置在与所述第一基板相对的一侧，其中所述第二基板夹在所述第一基板和所述第二金属配线之间；以及屏蔽电极，设置在第二金属配线与放大晶体管的栅极电极之间的至少一部分处。
附图说明
[0012]图1是示出根据第一实施方式的安装有固态成像装置的电子设备的示意性配置实例的框图。
[0013]图2是示出根据第一实施方式的固态成像装置的示意性配置实例的框图。
[0014]图3是示出了根据第一实施方式的单位像素的示意性配置实例的电路图。
[0015]图4示出了根据第一实例的固态成像装置的叠层结构的实例。
[0016]图5是示出了根据第一实施方式的固态成像装置的截面结构实例的截面图。
[0017]图6是示出根据第一实施方式的第一实例的FD共享电路配置实例的电路图。
[0018]图7是示出根据第一实施方式的第一实例的光接收芯片的布局实例的平面图。
[0019]图8是示出根据第一实施方式的第一实例的电路芯片的布局实例的平面图。
[0020]图9是示出根据第一实施方式的第一实例的A
‑
A
’
截面的结构实例的截面图。
[0021]图10是示出根据第一实施方式的第一实例的B
‑
B
’
截面的结构实例的截面图。
[0022]图11是示出根据第一实施方式的第二实例的电路芯片的布局实例的平面图。
[0023]图12是示出根据第一实施方式的第二实例的A
‑
A
’
截面的结构实例的截面图。
[0024]图13是示出根据第一实施方式的第二实例的B
‑
B
’
截面的结构实例的截面图。
[0025]图14是示出根据第一实施方式的第三实例的电路芯片的布局实例的平面图。
[0026]图15是示出根据第一实施方式的第三实例的B
‑
B
’
截面的结构实例的截面图。
[0027]图16是示出根据第一实施方式的第四实例的光接收芯片的布局实例的平面图。
[0028]图17是示出根据第一实施方式的第四实例的电路芯片的布局实例的平面图。
[0029]图18是示出根据第一实施方式的第四实例的A
‑
A
’
截面的结构实例的截面图。
[0030]图19是示出根据第一实施方式的第四实例的B
‑
B
’
截面的结构实例的截面图。
[0031]图20是示出根据第一实施方式的第四实例的C
‑
C
’
截面的结构实例的截面图。
[0032]图21是示出根据第一实施方式的第五实例的FD共享电路配置实例的电路图。
[0033]图22是示出根据第一实施方式的第五实例的光接收芯片的布局实例的平面图。
[0034]图23是示出根据第一实施方式的第五实例的电路芯片的布局实例的平面图。
[0035]图24是示出根据第一实施方式的第五实例的B
‑
B
’
截面的结构实例的截面图。
[0036]图25是示出了根据第一实例的第六实例的光接收芯片的布局实例的平面图。
[0037]图26是示出了根据第一实施方式的第六实例的电路芯片的布局实例的平面图。
[0038]图27是示出根据第一实施方式的第六实例的A
‑
A
’
截面的结构实例的截面图。
[0039]图28是示出根据第一实施方式的第六实例的B
‑
B
’
截面的结构实例的截面图。
[0040]图29是示出根据第一实施方式的第七实例的电路芯片的布局实例的平面图。
[0041]图30是示出根据第一实施方式的第七实例的B
‑
B
’
截面的结构实例的截面图。
[0042]图31是示出根据第一实施方式的第七实例的D
‑
D
’
截面的结构实例的截面图。
[0043]图32是示出了根据第一实例的第八实例的电路芯片的布本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种固态成像装置，包括：第一基板，包括光电转换单元，所述光电转换单元通过光电转换入射光来产生电荷；第二基板，接合至所述第一基板，并且所述第二基板包括基于在所述光电转换单元产生的电荷产生电压信号的像素电路的至少一部分；以及第一金属配线，设置在与所述第一基板相对的一侧，且所述第二基板夹在所述第一基板与所述第一金属配线之间，其中，所述像素电路包括：电荷蓄积单元，蓄积在所述光电转换单元产生的电荷；放大晶体管，将蓄积在所述电荷蓄积单元中的电荷转换成电压值根据所述电荷的电荷量的电压；复位晶体管，释放在所述电荷蓄积单元中蓄积的电荷；第一贯通电极，从所述第一金属配线贯通所述第二基板以连接至所述电荷蓄积单元；以及第一配线，将所述放大晶体管的栅极电极与所述第一贯通电极连接。2.根据权利要求1所述的固态成像装置，其中，所述第一配线是从所述放大晶体管的栅极电极延伸的延伸部。3.根据权利要求1所述的固态成像装置，其中，所述像素电路进一步包括连接至所述放大晶体管的栅极电极的第二贯通电极，并且所述第一配线将所述第一贯通电极与第二贯通电极连接。4.根据权利要求3所述的固态成像装置，其中，所述放大晶体管设置在所述第一基板上。5.根据权利要求1所述的固态成像装置，其中，所述第一配线包括一部分所述第一金属配线。6.根据权利要求1所述的固态成像装置，其中，所述像素电路进一步包括将所述复位晶体管的源极与所述电荷蓄积单元连接的第二配线。7.根据权利要求6所述的固态成像装置，其中，所述第二配线包括一部分所述第一金属配线。8.根据权利要求6所述的固态成像装置，其中，所述复位晶体管设置在所述第二基板上，并且所述第二配线是与第一扩散区连续的第二扩散区，其中，所述第一扩散区用作所述复位晶体管的源极。9.根据权利要求6所述的固态成像装置，其中，所述放大晶体管布置在所述第一基板上，所述像素电路进一步包括连接至所述放大晶体管的栅极电极的第二贯通电极，并且所述第二配线包括所述第二贯通电极和至少一部分所述第一配线。10.根据权利要求1所述的固态成像装置，其中，所述第一基板包括多个光电转换单元，并且
所述多个光电转换单元连接...

【专利技术属性】
技术研发人员：福井大伸，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：