一种阵列基板和显示面板制造技术

本申请提供的一种阵列基板和显示面板，具体地，阵列基板包括第一扫描线和像素电路，像素电路包括第一晶体管和驱动晶体管，第一晶体管的第一电极与驱动晶体管的栅极电连接，第一扫描线与第一晶体管的栅极电连接，阵列基板还包括第一金属层、第二金属层和第三金属层，其中，第三金属层包括第一晶体管的第一电极与驱动晶体管的栅极的连接线；其中，第三金属层中第一晶体管的第一电极与驱动晶体管栅极的连接线在第一金属层所在平面的正投影，与第二金属层在第一金属层所在平面的正投影不重叠。通过上述设计，降低甚至消除了第一晶体管和第一扫描线中的寄生电容，使得驱动晶体管可以获得需要的电压进行工作。需要的电压进行工作。需要的电压进行工作。

【技术实现步骤摘要】
一种阵列基板和显示面板


[0001]本申请属于显示
，具体涉及一种阵列基板和显示面板。

技术介绍

[0002]平板显示器需要阵列基板来承载、驱动阵列像素进行发光。阵列基板具有像素驱动电路，像素驱动电路连接阵列像素中的发光单元。
[0003]显示面板的显示效果直接决定了使用者的使用感受，当显示面板的显示效果差时，会给使用者带来不好的用户体验。由于产品设计问题，会使得显示面板中出现团状显示不均Mura的问题，极大地影响了使用者的使用体验。
[0004]因此亟需对显示面板中团状Mura的问题进行改善，以提高显示面板的显示效果。

技术实现思路

[0005]本申请提供一种阵列基板和显示面板，可以改善显示面板中出现团状显示不均Mura的问题。
[0006]为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，其包括第一扫描线和像素电路，像素电路包括第一晶体管和驱动晶体管，第一晶体管的第一电极与驱动晶体管的栅极电连接，第一扫描线与第一晶体管的栅极电连接，阵列基板还包括：第一金属层，第二金属层和第三金属层，其中，第一金属层包括第一扫描线的第一子扫描线；第二金属层与第一金属层层叠设置，第二金属层和第一金属层之间有绝缘材料，第二金属层包括第一扫描线的第二子扫描线，第一子扫描线和第二子扫描线电连接；第三金属层，设置于第二金属层背离第一金属层的一侧，第三金属层和第二金属层之间有绝缘材料，第三金属层包括第一晶体管的第一电极与驱动晶体管的栅极的连接线；其中，第三金属层中第一晶体管的第一电极与驱动晶体管栅极的连接线在第一金属层所在平面的正投影，与第二金属层在第一金属层所在平面的正投影不重叠。
[0007]其中，第一金属层和第二金属层之间具有第一绝缘层；第一绝缘层中具有通孔，第一金属层和第二金属层通过通孔连接，实现第一子扫描线和第二子扫描线之间的电性导通。
[0008]其中，通孔在第一金属层所在平面的正投影位于第三金属层中连接线在第一金属层所在平面的正投影外侧。
[0009]其中，第三金属层中的连接线在第一金属层上的正投影与第一金属层中的第一子扫描线至少部分重合；和/或，第二金属层中的第二子扫描线在第一金属层上的正投影与第一金属层中的第一子扫描线至少部分重合。
[0010]其中，通孔包括第一通孔和第二通孔，其中，第一通孔在第一金属层的正投影位于连接线在第一金属层的正投影的一侧；第二通孔在第一金属层的正投影位于连接线在第一金属层的正投影的另一侧。
[0011]优选地，所述第一晶体管为阈值补偿晶体管。
[0012]其中，在第一通孔和第二通孔中填充与第二金属层材质相同的导电材料。
[0013]其中，像素电路还包括第二晶体管，其中，第二晶体管的第一电极连接数据线；第二晶体管的第二电极与驱动晶体管的第一电极连接；驱动晶体管的栅极与第一晶体管的第一电极连接。
[0014]其中，像素电路还包括第三晶体管，第四晶体管和发光控制信号线，其中，第三晶体管的第二电极与第一电源电压线相连，第三晶体管的第一电极与驱动晶体管的第一电极相连；第四晶体管的第二电极与驱动晶体管的第二电极相连，第四晶体管的第一电极与发光单元相连；发光控制信号线同时与第三晶体管和第四晶体管的栅极相连。
[0015]其中，第一晶体管为IGZO晶体管，位于第一金属层的第一子扫描线与第一晶体管的副栅极相连，位于第二金属层的第二子扫描线与第一晶体管的主栅极相连。
[0016]本申请采用的另一个技术方案是：提供一种显示面板，其包括上述实施例中任一项所述的阵列基板。
[0017]本申请的有益效果是：通过上述设计，使得第三金属层中第一晶体管的第一电极与驱动晶体管栅极的连接线在第一金属层所在平面的正投影，与第二金属层在第一金属层所在平面的正投影不重叠，降低或消除该连接线和第一扫描线中的寄生电容，使得经第一晶体管传输至驱动晶体管的数据信号中的电压正常，使得驱动晶体管可以获得需要的电压进行工作，改善了原有的显示不均问题。
附图说明
[0018]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
[0019]图1是现有技术中阵列基板一实施例的结构示意图；
[0020]图2是现有技术中像素电路一实施例的示意图；
[0021]图3是本申请中像素电路中充电电路一实施例的示意图；
[0022]图4是本申请中阵列基板一实施例的结构示意图；
[0023]附图标记说明：1通孔；11第一通孔；12第二通孔；M1第一金属层；M2第二金属层；M3第三金属层；CVD1第一绝缘层；CVD2第二绝缘层；DTFT、DTFT'驱动晶体管；T1、T1'第一晶体管；T2第二晶体管；T3第三晶体管；T4第四晶体管；T5第五晶体管；T6第六晶体管；N1第一节点；N2第二节点；N3第三节点；N4第四节点；N5第五节点；S1、S1'第一扫描线；S2第二扫描线；S3第三扫描线；S4第四扫描线；ELVDD第一电源电压线；EM发光控制信号线；EL发光元件；Vref1第一参考电压线；Vref2第二参考电压线；Gate栅极；Source源极；Drain漏极；X第一方向；Y第二方向。
具体实施方式
[0024]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它
实施例，都属于本申请保护的范围。
[0025]请参阅图1及图2，在阵列基板中，由于位于第三金属层M3中的第一晶体管T1'的第一电极与驱动晶体管DTFT'的栅极Gate的连接线，和第二金属层M2中的第一扫描线S1'的第二子扫描线在第一金属层M1所在平面的正投影重合，同时第一晶体管T1'的第一电极与驱动晶体管DTFT'栅极Gate的连接线沿第一方向X延伸，位于第二金属层M2中的第一扫描线S1'沿第二方向Y延伸，且第一晶体管T1'的第一电极与驱动晶体管DTFT'栅极Gate的连接线呈曲线延伸，使得位于第三金属层M3中的该连接线和第二金属层M2中的第一扫描线S1'的第二子扫描线之间存在寄生电容Cgd，寄生电容Cgd相当于金氧半场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)中的米勒电容，它的增大会使得第一晶体管T1的特性阈值电压Vth正偏，这样数据Data'信号通过第一晶体管T1'写入驱动晶体管DTFT'时，会使得写入的电压偏小，也就是驱动晶体管DTFT'的栅极Gate电压偏小，影响对应像素的发光亮度，容易出现团状显示不均Mura本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：第一扫描线和像素电路，所述像素电路包括第一晶体管和驱动晶体管，所述第一晶体管的第一电极与所述驱动晶体管的栅极电连接，所述第一扫描线与所述第一晶体管的栅极电连接，所述阵列基板还包括：第一金属层，包括所述第一扫描线的第一子扫描线；第二金属层，与所述第一金属层层叠设置，所述第二金属层和所述第一金属层之间有绝缘材料，所述第二金属层包括所述第一扫描线的第二子扫描线，所述第一子扫描线和所述第二子扫描线电连接；第三金属层，设置于所述第二金属层背离所述第一金属层的一侧，所述第三金属层和所述第二金属层之间有绝缘材料，所述第三金属层包括所述第一晶体管的第一电极与所述驱动晶体管的栅极的连接线；其中，所述第三金属层中所述第一晶体管的第一电极与所述驱动晶体管栅极的所述连接线在所述第一金属层所在平面的正投影，与所述第二金属层在所述第一金属层所在平面的正投影不重叠。2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层和所述第二金属层之间具有第一绝缘层；所述第一绝缘层中具有通孔，所述第一金属层和所述第二金属层通过所述通孔连接，实现所述第一子扫描线和所述第二子扫描线之间的电性导通。3.根据权利要求2所述的阵列基板，其特征在于，所述通孔在所述第一金属层所在平面的正投影位于所述第三金属层中所述连接线在所述第一金属层所在平面的正投影外侧。4.根据权利要求1所述的阵列基板，其特征在于，所述第三金属层中的所述连接线在所述第一金属层上的正投影与所述第一金属层中的所述第一子扫描线至少部分重合；和/或，所述第二金属层中的所述第二子扫描线在所述第一金属层上的正投影与所述第一...

【专利技术属性】
技术研发人员：李法杰，周莉，占小奇，赵文，
申请(专利权)人：合肥维信诺科技有限公司，
类型：发明
国别省市：