芯片测试方法、装置、设备、存储介质及程序产品制造方法及图纸

本申请提供一种芯片测试方法、装置、设备、存储介质及程序产品。该方法包括：通过确定待测试芯片的管脚信息，其中，管脚信息包括每个管脚的管脚标识信息、管脚类型和管脚电压，然后根据管脚标识信息、管脚电压和管脚类型，对多个管脚进行分组，得到多个管脚组合，基于多个管脚组合，对待测试芯片进行静电释放ESD测试，得到待测试芯片的芯片测试结果。本申请提供了用于ESD测试的管脚分组的方式，提高了测试效率。试效率。试效率。

【技术实现步骤摘要】
芯片测试方法、装置、设备、存储介质及程序产品


[0001]本申请涉及芯片测试
，尤其涉及一种芯片测试方法、装置、设备、存储介质及程序产品。

技术介绍

[0002]芯片在实际应用过程中，芯片的每只引脚都有可能遭受静电释放(Electro
‑
Static Discharge，ESD)袭击，因此芯片出厂之前需要对同一批芯片进行抽检，以对抽检的芯片的每只引脚进行相应的正向静电应力测试和负向静电应力测试。
[0003]在相关技术中，通常采用常规的人体模型(Human Body Model，HBM)进行ESD测试，在测试时可以单个管脚进行测试，也可以对芯片的管脚进行组合，以实现组合管脚测试。
[0004]由于芯片的管脚较多，例如系统级(System on Chip，SoC)芯片的管脚有成百上千个(例如600
‑
1500+)，上述管脚的组合方式具有随机性，使得ESD测试的效率较低。

技术实现思路

[0005]本申请提供一种芯片测试方法、装置、设备、存储介质及程序产品，用以解决相关技术中管脚的组合方式的随机性，使得ESD测试的效率较低的问题。
[0006]第一方面，本申请提供一种芯片测试方法，包括：
[0007]确定待测试芯片的管脚信息，其中，所述管脚信息包括每个管脚的管脚标识信息、管脚类型和管脚电压；
[0008]根据所述管脚标识信息、所述管脚电压和所述管脚类型，对多个管脚进行分组，得到多个管脚组合；
[0009]基于所述多个管脚组合，对所述待测试芯片进行静电释放ESD测试，得到所述待测试芯片的芯片测试结果。
[0010]在一种可能的实现方式中，所述管脚标识信息包括管脚编号和管脚名称，所述管脚类型包括电源管脚类型、接地管脚类型、和输入输出I/O管脚类型中的一种或者多种；
[0011]根据所述管脚标识信息、所述管脚电压和所述管脚类型对所述多个管脚进行分组，得到多个管脚组合，包括：
[0012]根据所述管脚名称和所述管脚类型，将所述多个管脚划分为多个初始组合，每个初始组合中包括管脚名称相同的多个管脚编号，所述多个初始组合包括电源类型组合、接地类型组合以及输入输出I/O类型组合；
[0013]根据所述管脚电压，对所述电源类型组合进行排序，得到排序后的电源类型组合；
[0014]确定所述多个管脚组合包括所述排序后的电源类型组合、所述接地类型组合、以及I/O类型组合。
[0015]在一种可能的实现方式中，根据所述管脚名称和所述管脚类型，将所述多个管脚划分为多个初始组合，包括：
[0016]根据所述管脚名称，将所述多个管脚划分为多个第一组合，每个第一组合对应一
个管脚名称；
[0017]按照所述管脚类型，将所述多个第一组合划分为所述多个初始组合。
[0018]在一种可能的实现方式中，基于所述多个管脚组合，对所述待测试芯片进行静电释放ESD测试，得到芯片测试结果，包括：
[0019]通过第一芯片对所述排序后的电源类型组合进行ESD测试，得到第一测试结果；
[0020]通过第二芯片对所述接地类型组合进行ESD测试，得到第二测试结果；
[0021]通过第三芯片对所述I/O类型组合进行ESD测试，得到第三测试结果；
[0022]根据所述第一测试结果、所述第二测试结果和所述第三测试结果，确定所述芯片测试结果；
[0023]其中，所述待测试芯片包括所述第一芯片、所述第二芯片和所述第三芯片，所述第一芯片、所述第二芯片和所述第三芯片为同一类型的芯片。
[0024]在一种可能的实现方式中，根据所述第一测试结果、第二测试结果和第三测试结果，确定所述芯片测试结果，包括：
[0025]若第一测试结果指示电源类型组合的管脚ESD测试失败，根据管脚电压将所述排序后的电源类型组合分为i类组合；
[0026]分别通过i个芯片对所述i类组合进行测试，得到i个测试结果；
[0027]若所述i个测试结果指示电源类型组合的管脚ESD测试成功，则根据所述i个测试结果、第二测试结果和第三测试结果，确定所述芯片测试结果；
[0028]其中，所述i依次取2、3、4、5、
…
，直至所述i个测试结果指示电源类型组合的管脚ESD测试成功，所述待测试芯片包括所述i个芯片。
[0029]在一种可能的实现方式中，通过第一芯片对所述排序后的电源类型组合进行ESD测试，得到第一测试结果，包括：
[0030]对于所述排序后的电源类型组合中的任意一个管脚，在所述管脚与第一管脚之间按照预设电压值进行正向模式静电释放，确定正向测试结果，其中，所述第一管脚为所述接地类型组合和I/O类型组合中的任意一个管脚；
[0031]在所述管脚与第一管脚之间按照所述预设电压值进行负向模式静电释放，确定负向测试结果；
[0032]根据所述正向测试结果和所述负向测试结果，确定所述第一测试结果。
[0033]第二方面，本申请提供一种芯片测试装置，包括：
[0034]确定模块，用于确定待测试芯片的管脚信息，其中，所述管脚信息包括每个管脚的管脚标识信息、管脚类型和管脚电压；
[0035]分组模块，用于根据所述管脚标识信息、所述管脚电压和所述管脚类型，对多个管脚进行分组，得到多个管脚组合；
[0036]测试模块，用于基于所述多个管脚组合，对所述待测试芯片进行静电释放ESD测试，得到所述待测试芯片的芯片测试结果。
[0037]在一种可能的实现方式中，所述管脚标识信息包括管脚编号和管脚名称，所述管脚类型包括电源管脚类型、接地管脚类型、和输入输出I/O管脚类型中的一种或者多种；
[0038]所述分组模块具体用于：
[0039]根据所述管脚名称和所述管脚类型，将所述多个管脚划分为多个初始组合，每个
初始组合中包括管脚名称相同的多个管脚编号，所述多个初始组合包括电源类型组合、接地类型组合以及输入输出I/O类型组合；
[0040]根据所述管脚电压，对所述电源类型组合进行排序，得到排序后的电源类型组合；
[0041]确定所述多个管脚组合包括所述排序后的电源类型组合、所述接地类型组合、以及I/O类型组合。
[0042]在一种可能的实现方式中，所述分组模块具体用于：
[0043]根据所述管脚名称，将所述多个管脚划分为多个第一组合，每个第一组合对应一个管脚名称；
[0044]按照所述管脚类型，将所述多个第一组合划分为所述多个初始组合。
[0045]在一种可能的实现方式中，所述测试模块具体用于：
[0046]通过第一芯片对所述排序后的电源类型组合进行ESD测试，得到第一测试结果；
[0047]通过第二芯片对所述接地类型组合进行ESD测试，得到第二测试结果；
[0048]通过第三芯片对所述I/O类型组合进行ESD测试，得到第三测试结果；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，其特征在于，包括：确定待测试芯片的管脚信息，其中，所述管脚信息包括每个管脚的管脚标识信息、管脚类型和管脚电压；根据所述管脚标识信息、所述管脚电压和所述管脚类型，对多个管脚进行分组，得到多个管脚组合；基于所述多个管脚组合，对所述待测试芯片进行静电释放ESD测试，得到所述待测试芯片的芯片测试结果。2.根据权利要求1所述的方法，其特征在于，所述管脚标识信息包括管脚编号和管脚名称，所述管脚类型包括电源管脚类型、接地管脚类型、和输入输出I/O管脚类型中的一种或者多种；根据所述管脚标识信息、所述管脚电压和所述管脚类型对所述多个管脚进行分组，得到多个管脚组合，包括：根据所述管脚名称和所述管脚类型，将所述多个管脚划分为多个初始组合，每个初始组合中包括管脚名称相同的多个管脚编号，所述多个初始组合包括电源类型组合、接地类型组合以及输入输出I/O类型组合；根据所述管脚电压，对所述电源类型组合进行排序，得到排序后的电源类型组合；确定所述多个管脚组合包括所述排序后的电源类型组合、所述接地类型组合、以及I/O类型组合。3.根据权利要求2所述的方法，其特征在于，根据所述管脚名称和所述管脚类型，将所述多个管脚划分为多个初始组合，包括：根据所述管脚名称，将所述多个管脚划分为多个第一组合，每个第一组合对应一个管脚名称；按照所述管脚类型，将所述多个第一组合划分为所述多个初始组合。4.根据权利要求2或3所述的方法，其特征在于，基于所述多个管脚组合，对所述待测试芯片进行静电释放ESD测试，得到芯片测试结果，包括：通过第一芯片对所述排序后的电源类型组合进行ESD测试，得到第一测试结果；通过第二芯片对所述接地类型组合进行ESD测试，得到第二测试结果；通过第三芯片对所述I/O类型组合进行ESD测试，得到第三测试结果；根据所述第一测试结果、所述第二测试结果和所述第三测试结果，确定所述芯片测试结果；其中，所述待测试芯片包括所述第一芯片、所述第二芯片和所述第三芯片，所述第一芯片、所述第二芯片和所述第三芯片为同一类型的芯片。5.根据权利要求4所述的方法，其特征在于，根据所述第一测试结果、第二测试结果和第三测试结果，确定所述芯片测试结果，包括：若第一测试结果指示...

【专利技术属性】
技术研发人员：王恩，李阳，魏兵，李继伟，
申请(专利权)人：西安紫光展锐科技有限公司，
类型：发明
国别省市：