一种测试电路、集成芯片及测试方法，用以减小测试电路的面积。测试电路用于对存储器进行测试，包括控制器和响应分析器。控制器用于向响应分析器发送第一读取指令，以读取第一地址对应的第一数据，第一读取指令中携带第一地址、第二数据和第一测试序号，第一测试序号用于指示响应分析器对第一部分比特位进行测试，第一数据包括M比特，第一部分比特位对应M比特中的第n比特至第n+P比特，M＞0，P＜M，n≥0；响应分析器用于向存储器发送第二读取指令，然后接收存储器发送的第一数据，并根据第一测试信号将第一数据中位于第一部分比特位的子数据，与第二数据中位于第一部分比特位的子数据进行比较，将第一测试结果输出至控制器。将第一测试结果输出至控制器。将第一测试结果输出至控制器。将第一测试结果输出至控制器。
【技术实现步骤摘要】
【国外来华专利技术】
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：许团辉，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。