时钟感知仿真向量处理器制造技术

一种用于验证电路设计的处理系统，该处理系统包括流处理器以及与流处理器耦合的评估系统。流处理器根据电路设计生成指令。评估系统包括指令存储器电路和互连电路，指令存储器电路从流处理器接收指令并生成控制信号，互连电路接收控制信号，基于控制信号来路由多个值。多个值中的每个值具有四个状态中的一个状态。评估还包括操作电路，操作电路接收多个值和控制信号，基于控制信号利用多个值执行电路设计的一个或多个操作，并且基于执行一个或多个操作来输出操作值，操作值指示电路设计内的错误。错误。错误。

【技术实现步骤摘要】
【国外来华专利技术】时钟感知仿真向量处理器


[0001]本公开总体上涉及仿真加速处理器。具体地，本公开涉及用于提供时钟感知仿真向量处理器的系统和方法。

技术介绍

[0002]逻辑仿真用于验证电路设计(例如，待验证的设计(DUV))的功能正确性和设计意图。通过将值应用于DUV的输入和内部变量、通过DUV仿真所应用的输入、以及针对预期行为检查DUV的输出，来验证功能正确性。验证DUV的功能正确性包括：基于复位输入序列来检查DUV的内部变量达到预期值(例如，值0)，以及检查DUV的输出具有针对所应用的输入的预期结果(例如，加法操作在输出上产生输入的和)。
[0003]用于执行电路设计的逻辑仿真的计算资源的量对应于电路设计的大小。因此，随着电路设计的大小增大，计算资源的量增加。

技术实现思路

[0004]在一个示例中，一种处理系统包括流处理器和评估系统。流处理器基于与电路设计相关联的输入信号来生成指令。评估系统与流处理器电耦合。评估系统接收指令并基于指令来执行电路设计的操作。评估系统包括指令存储器电路，指令存储器电路从流处理器接收指令并生成控制信号。评估系统还包括电耦合到指令存储器电路的互连电路。互连电路接收控制信号和多个值，并且基于控制信号来路由该多个值。多个值中的每个值具有四个状态中的一个状态。此外，评估系统包括与互连电路和指令存储器电路电耦合的操作电路。操作电路接收多个值和控制信号，基于控制信号利用多个值执行电路设计的一个或多个操作，并且基于执行一个或多个操作来输出操作值，操作值指示电路设计内的错误。
[0005]在一个示例中，一种方法包括：基于与电路设计相关联的输入信号来生成指令，以及经由指令存储器电路根据指令生成控制信号。此外，该方法包括经由互连电路基于控制信号来路由多个值。多个值中的每个值具有四个状态。该方法还包括：经由操作电路基于控制信号利用多个值执行电路设计的一个或多个操作，以及基于执行一个或多个操作来输出操作值。操作值指示电路设计内的错误。
[0006]在一个示例中，一种方法包括：在第一时段处存储与电路设备相关联的第一值，以及检测与电路设备相关联的第一时钟信号的边沿。此外，该方法包括基于检测第一时钟信号的边沿而从电路设备输出所存储的第一值。
附图说明
[0007]从下面给出的详细描述和从本公开的实施例的附图将更充分地理解本公开。附图用于提供对本公开的实施例的了解和理解，并且不将本公开的范围限于这些具体实施例。此外，附图不一定按比例绘制。
[0008]图1示出了根据本公开的一个实施例的仿真向量处理器系统的框图。
[0009]图2示出了根据本公开的一个实施例的仿真向量处理器系统的一部分的框图。
[0010]图3示出了根据本公开的一个实施例的仿真向量处理器系统的另一部分的框图。
[0011]图4示出了根据本公开的一个实施例的电路图形。
[0012]图5示出了根据本公开的一个实施例的用于验证电路设计的功能的方法的流程图。
[0013]图6示出了根据本公开的一个实施例的状态存储器的框图。
[0014]图7示出了根据本公开的一个实施例的用于保持电路设计内的一致性的方法的流程图。
[0015]图8示出了根据本公开的一个实施例的用于跟踪时钟信号的方法。
[0016]图9描绘了根据本公开的一些实施例的在集成电路的设计和制造期间使用的各种过程的流程图。
[0017]图10描绘了本公开的实施例可以在其中操作的示例计算机系统的图。
具体实施方式
[0018]本公开的方面涉及时钟感知仿真向量处理器。
[0019]待验证或测试的设计(例如，电路设计)(DUV或DUT)可以包括超大规模集成(VLSI)电路块和VLSI芯片等。仿真DUV以确定功能正确性和设计意图。确定功能正确性包括基于仿真输入来分析DUV的输出。
[0020]设计意图包括：通过使用硬件描述语言(例如，System Verilog或其它硬件描述语言)断言指定行为的预期序列(例如，预期值)来检查DUV的设计行为，以及验证当基于功率意图禁用和重新启用DUV的部分时DUV正确地操作。功率意图在作为DUV的一部分的低功率规范(例如，用于低功率技术的统一功率格式或其它功率格式规范)中指定。
[0021]可以使用四个状态(例如，4状态模型)来建模DUV。这四个状态包括零值状态(例如，逻辑值0)、一值状态(例如，逻辑值1)、未知状态(例如，X值)和三态(例如，Z值)。4状态模型用于验证在复位进程之后DUV恰当地恢复。例如，4状态模型可以用于确定在复位进程之后DUV是否返回到已知状态(例如，值0或1)或未知状态(例如，X值)。在一个示例中，复位进程将DUV的一个或多个变量设置为已知值(例如，值0或1)。然而，基于检测到在复位进程之后DUV内的变量具有X值，指示DUV内的错误。
[0022]验证电路设计的逻辑仿真过程是计算密集型过程。因此，随着电路设计的大小增大，由逻辑仿真过程使用的处理资源增加。此外，使用4状态模型来仿真电路设计的操作的逻辑仿真过程比其它逻辑仿真过程更计算密集。本文公开的实施例采用仿真向量处理器系统，其仿真DUV的操作以验证DUV的功能正确性和设计意图。仿真向量处理器系统使用并行硬件实现来仿真DUV的操作。此外，仿真向量处理器采用4状态模型来验证DUV返回复位进程或其它功率相关进程的已知值。例如，仿真向量处理器系统的元件支持4状态值并使用并行硬件实现来操作。因此，与典型的方法相比，仿真向量处理器系统能够以减少的时间量(例如，大约十分之一到五十分之一)验证DUV的更大数目的操作进程。本文描述的实施例呈现了使得能够进行DUV的快速编译的指令集，以及与典型方法相比用于高效地设置和检查DUV的输入值、输出值和内部变量的改进的验证接口。
[0023]图1示出了根据一个或多个示例的仿真向量处理器系统100。仿真向量处理器系统
100可以被称为向量处理器，其包括用于验证电路设计的一个或多个处理器。仿真向量处理器系统100包括流处理器110和评估电路120。在一个或多个示例中，仿真向量处理器系统100还包括数据电路170和追踪电路172。
[0024]仿真向量处理器系统100耦合到测试设备180。测试设备180根据DUV生成指令并将该指令传送到仿真向量处理器系统100。该指令指示DUV的哪些部分要被仿真。在一个示例中，指令是以一个或多个时钟信号的形式。时钟信号中的每个时钟信号对应于DUV的不同部分。此外，测试设备180将一个或多个数据信号(例如，输入信号值和/或变量值)传送到仿真向量处理器系统100。仿真向量处理器系统100通过基于数据信号仿真DUV的一个或多个操作来评估DUV。
[0025]在一个示例中，DUV被建模为互连的多个过程(例如，操作)。每个过程包括一个或多个输入变量和一个或多个输出变量。此外，每个过程是4状态过程。在验证过程期间，针对每个对应变量接收输入值，并将输入值用于产生对应于多个输出变量的输出值。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种处理系统，包括：流处理器，被配置为基于与电路设计相关联的输入信号来生成指令；以及与所述流处理器电耦合的评估系统，其中所述评估系统被配置为接收所述指令并基于所述指令来执行所述电路设计的操作，所述评估系统包括：指令存储器电路，被配置为从所述流处理器接收所述指令并生成控制信号；互连电路，电耦合到所述指令存储器电路，其中所述互连电路被配置为接收所述控制信号和多个值，并且基于所述控制信号来路由所述多个值，所述多个值中的每个值具有四个状态中的一个状态；以及操作电路，电耦合到所述互连电路和所述指令存储器电路，所述操作电路被配置为：接收所述多个值和所述控制信号；基于所述控制信号利用所述多个值执行所述电路设计的一个或多个操作；以及基于执行所述一个或多个操作来输出操作值，所述操作值指示所述电路设计内的错误。2.根据权利要求1所述的处理系统，其中所述四个状态包括逻辑值0的状态、逻辑值1的状态、未知状态和三态。3.根据权利要求1所述的处理系统，其中所述多个值中的每个值的状态分别由第一信号和第二信号表示。4.根据权利要求1所述的处理系统，其中所述流处理器还被配置为检测时钟信号的边沿，并且基于检测所述时钟信号的所述边沿来生成所述指令。5.根据权利要求1所述的处理系统，其中所述操作电路包括：多个值存储器电路，包括第一值存储器电路，所述第一值存储器电路被配置为接收所述多个值中的第一值，并且输出所述第一值；以及多个评估电路，电耦合到所述多个值存储器电路，所述多个评估电路包括：第一评估电路，被配置为从第一值存储器电路接收所述第一值，并且基于所述控制信号利用所述第一值执行所述一个或多个操作中的第一操作。6.根据权利要求5所述的处理系统，其中：所述多个值存储器电路还包括第二值存储器电路，所述第二值存储器电路被配置为接收所述第一值，并且基于所述控制信号将所述第一值输出到所述多个评估电路中的第二评估电路；并且所述第二评估电路被配置为从所述第二值存储器电路接收所述第一值，并且基于所述控制信号利用所述第一值执行所述第一操作。7.根据权利要求5所述的处理系统，其中所述互连电路被配置为基于所述控制信号将所述第一值路由到所述第一值存储器电路。8.根据权利要求5所述的处理系统，其中所述第一评估电路被配置为基于利用所述第一值执行所述第一操作而输出第三值，并且其中所述互连电路被配置为接收所述第三值，并且将所述第三值输出到所述多个值存储器电路中的所述第二值存储器电路。9.根据权利...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：