一种检测电路、检测卡及检测方法技术

本发明专利技术涉及电故障探测的领域，尤其是涉及一种检测电路、检测卡及检测方法，检测电路包括连接模组、上拉模组和下拉模组，还包括第一分压模组，与连接模组和上拉模组连接，在电路短路或开路时，分摊电路中的电压；第一控制模组，与第一分压模组连接，控制第一分压模组与连接模组和上拉模组的导通；第二分压模组，与连接模组和下拉模组连接，在电路短路或开路时，分摊电路中的电压；第二控制模组，与第二分压模组连接，控制第二分压模组与连接模组和下拉模组的导通。本发明专利技术具有能够可靠的检测DUT的上拉和下拉的短路和开路，并提升检测过程中的安全性的效果。的安全性的效果。的安全性的效果。

【技术实现步骤摘要】
一种检测电路、检测卡及检测方法


[0001]本专利技术涉及电故障探测的领域，尤其是涉及一种检测电路、检测卡及检测方法。

技术介绍

[0002]在边界扫描测试(BST)治具领域，DUMMY卡是自动化治具上固定的测试卡，它不断与边界扫描待测板对接，实现待测板的自动化测试，在边界扫描领域，需要实现对待测板连接关系的应测尽测的覆盖测试效果，尽管根据现有方法对一些连接关系进行了测试，但对方法的可靠性分析，发现按照常规的测试方法，对一种待测板上拉和下拉开短路的测试方法存在缺陷，因此需要考虑测试方法本身的可靠性，寻找出一种更可靠的测试方法，完全覆盖到上下拉开短路连接关系的测试。现有的方法中，边界扫描待测板(DUT)和边界扫描DUMMY检测卡(DUMMY卡)的连接关系是固定的，通过分析固定的连接关系产生固定的期望电平对DUT进行边界扫描测试，这种测试方法具有其局限性，当DUT的边界扫描芯片的部分IO具有上拉或下拉，并且IO引到待测连接器上，针对这种情况，现有方法无法对这类IO的上下拉开短路进行可靠且安全的边界扫描测试。
[0003]现有的测试方法有两种，一种方法是，考虑DUT和DUMMY卡的IO，一端作为输出发送高低电平，另一端作为输入接收高低电平。
[0004]例如，当上拉正常时，DUT内边界扫描芯片IO输出1，DUMMY卡的IO将对应接收1，DUT内的边界扫描芯片IO输出0，DUMMY卡的IO将对应接收0；
[0005]当上拉开路时，测试结果与正常时一致，因此这种收发的方法无法测试出DUT待测上拉是否开路；
[0006]当上拉短路时，DUT内边界扫描芯片IO输出1，DUMMY卡的IO将对应接收1，DUT内的边界扫描芯片IO输出0，DUMMY卡的IO接收未知，另外，DUT内的边界扫描芯片IO输出0，相当于DUT内的电源和芯片内部的短路，DUT内电源驱动能力很强不容易被拉低，因此会在瞬间出现大电流注入边界扫描芯片，存在烧坏DUT内边界扫描芯片的风险。
[0007]同样的道理，若DUT和DUMMY卡之间的收发关系相反，即DUMMY卡内的边界扫描芯片IO输出0，与其相连的DUT的IO接收，当上拉短路时，存在烧坏DUMMY卡内边界扫描芯片的风险。
[0008]另一种方法是输入检测的方式，例如，对DUT待测上拉进行测试时，DUT和DUMMY卡的IO相连，在支持输入检测的情况下，都可以做输入检测，当DUT待测上拉正常时，检测到的电平为1，当上拉开路时，由于IO引脚的浮空，检测到的电平可能稳定为1，可能稳定为0，也可能为0或1不稳定的变化，因此上拉开路出现误判的概率很大。当上拉短路时，检测到的电平为1，与正常情况一致，因此输入检测的方法对上拉短路情况无法测试。
[0009]由于，下拉的测试方式与上拉相同，不再赘述。与上拉同理，对下拉进行边界扫描测试时，也存在与上拉相同的问题。
[0010]综上，在现有的方法中，开路时，考虑上拉和下拉的边界扫描测试可靠性不高；短路时，收发测试存在一定的安全隐患

技术实现思路

[0011]为了能够可靠的检测DUT的上拉和下拉的短路和开路，并提升检测过程中的安全性，本专利技术提供一种检测电路、检测卡及检测方法。
[0012]本专利技术提供一种检测电路，采用如下的技术方案：
[0013]一种检测电路，包括连接模组、上拉模组和下拉模组，还包括第一分压模组，与所述连接模组和所述上拉模组连接，在电路短路或开路时，分摊所述电路中的电压；
[0014]第一控制模组，与所述第一分压模组连接，控制所述第一分压模组与所述连接模组和所述上拉模组的导通；
[0015]第二分压模组，与所述连接模组和所述下拉模组连接，在所述电路短路或开路时，分摊所述电路中的电压；
[0016]第二控制模组，与所述第二分压模组连接，控制所述第二分压模组与所述连接模组和所述下拉模组的导通。
[0017]在一个具体的可实施方案中，所述第一控制模组和所述第二控制模组均为开关组。
[0018]在一个具体的可实施方案中，所述第一分压模组包括第一电阻组和第二电阻组，所述第二分压模组为第四电阻组和第三电阻组。
[0019]在一个具体的可实施方案中，所述第一分压模组内的所述第一电阻满足不等式：
[0020][0021]其中，j为所述第一电阻的数量；
[0022]n为待测上拉电阻的数量；
[0023]R
aj_1
为第j个所述第一电阻的阻值；
[0024]V
DD
为供电电压；
[0025]R
cn
为第n个待测上拉电阻的阻值；
[0026]V
OL1
为上拉的低电平最大阈值。
[0027]在一个具体的可实施方案中，所述第一分压模组内的所述第二电阻满足不等式：
[0028][0029]其中，k为所述第二电阻的数量；
[0030]n为待测上拉电阻的数量；
[0031]R
ak_2
为第k个所述第二电阻的阻值；
[0032]V
DD
为供电电压；
[0033]R
cn
为第n个待测上拉电阻的阻值；
[0034]V
OH1
为上拉的高电平最小阈值。
[0035]在一个具体的可实施方案中，所述第二分压模组内的所述第三电阻满足不等式：
[0036][0037]其中，l为所述第三电阻的数量；
[0038]m为待测下拉电阻的数量；
[0039]R
bl_1
为第l个所述第三电阻的阻值；
[0040]V
DD
为供电电压；
[0041]R
dm
为第m个待测下拉电阻的阻值；
[0042]V
OH2
为下拉的高电平最小阈值。
[0043]在一个具体的可实施方案中，所述第二分压模组内的所述第四电阻满足不等式：
[0044][0045]其中，i为所述第四电阻的数量；
[0046]m为待测下拉电阻的数量；
[0047]R
bi_2
为第i个所述第四电阻的阻值；
[0048]V
DD
为供电电压；
[0049]R
dm
为第m个待测下拉电阻的阻值；
[0050]V
OL2
为下拉的低电平最大阈值。
[0051]本专利技术还提供一种检测卡，采用如下的技术方案：
[0052]一种检测卡，包括上述的检测电路。
[0053]本专利技术提供一种检测方法，采用如下的技术方案：
[0054]一种检测方法，包括如下步骤：
[0055]S100，获取DUMMY卡内边界扫描芯片的datasheet，计算得到芯片IO的电平阈值上下限；
[0056]S200，基于所述电平阈值上下限以及DUT端的上拉电阻的阻值，计算所述DUMM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种检测电路，包括连接模组、上拉模组和下拉模组，其特征在于：还包括第一分压模组，与所述连接模组和所述上拉模组连接，在电路短路或开路时，分摊所述电路中的电压；第一控制模组，与所述第一分压模组连接，控制所述第一分压模组与所述连接模组和所述上拉模组的导通；第二分压模组，与所述连接模组和所述下拉模组连接，在所述电路短路或开路时，分摊所述电路中的电压；第二控制模组，与所述第二分压模组连接，控制所述第二分压模组与所述连接模组和所述下拉模组的导通。2.根据权利要求1所述的检测电路，其特征在于：所述第一控制模组和所述第二控制模组均为开关组。3.根据权利要求1所述的检测电路，其特征在于：所述第一分压模组包括第一电阻组和第二电阻组，所述第二分压模组为第四电阻组和第三电阻组。4.根据权利要求3所述的检测电路，其特征在于：所述第一分压模组内的所述第一电阻满足不等式：其中，j为所述第一电阻的数量；n为待测上拉电阻的数量；R
aj_1
为第j个所述第一电阻的阻值；V
DD
为供电电压；R
cn
为第n个待测上拉电阻的阻值；V
OL1
为上拉的低电平最大阈值。5.根据权利要求3所述的检测电路，其特征在于：所述第一分压模组内的所述第二电阻满足不等式：其中，k为所述第二电阻的数量；n为待测上拉电阻的数量；R
ak_2
为第k个所述第二电阻的阻值；V
DD
为供电电压；R
cn
为第n个待测上拉电阻的阻值；V
OH1
为上拉的高电平最小阈值。6.根据权利要求3所述的检测电路，其特征在于：所述第二分压模组内的所述第三电阻满足不等式：
其中，l为所述第三电阻的数量；m为待测下拉电阻的数量；R
bl_1
为第l个所述第三电阻的阻值；V
DD
为供电电压；R
dm
为第m个待测下拉电阻的阻值；V
OH2
为下拉的高电平最小阈值。7.根据权利要求3所述的检测电路，其特征在于：所述第二分压模组内的所述第四电阻满足不等式：其中，i为所述第四电阻的数量；m为待测下拉电阻的数量；R
bi_2
为第i个所述第四电阻的阻值；V
DD
为供电电压；R
dm
为第m个待测下拉电阻的阻值；V
OL2
为下拉的低电平最大阈值。8.一种检测卡，其特征在于：包括权利要求1到7任一所述的检测电路。9.一种检测方法，其特征在于：包括如下步骤：S100，获取DUMMY卡内边界扫描芯片的datasheet，计算得到芯片I...

【专利技术属性】
技术研发人员：梅燃燃，孙德滔，袁承范，杨丹，程志勇，
申请(专利权)人：深圳市微特精密科技股份有限公司，
类型：发明
国别省市：